Арифметическое устройство

 

Изобретение относится к области цифровой вычислительной техники и предназначено для использования в универсальных и специализированных вычислительных устройствах. Целью изобретения является повьшение достоверности работы устройства. С этой целью в устройство, содержащее ре гистр первого операнда, регистр второго операнда, сумматор со сквозным переносом, сдвиговый регистр результата и блок синхронизации, введен блок сравнения, а сдвиговый регистр результата, регистр первого операнда и регистр второго операнда выполнены в виде циклических регистров сдвига, причем блок сравнения содержит группу сумматоров по модулю два, группу элементов И, сдвиговый регистр и элемент ИЛИ. 1 з.п.ф-лы, 4 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (sp 4 G 06 Р 7/38 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4049942/24-24 (22) 07.04.86 (46) 15.01.89. Бюл. У 2 (71) Харьковский политехнический институт им.В.И.Ленина (72) В.В.Шатилло и C.Н.Прохоров (53) 681,32 (088.8) (56) Хетагуров Я.А. и др, Основы инженерного проектирования управляющих

ЦВМ. — M. Сов.радио, 1972, с.113.

Клингман Э. Проектирование специализированных микропроцессорных систем. — И.: Мир, 1985, с.с.47-56, рис.2.8, табл.2.6-2,8. (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение относится к области цифровой вычислительной техники и

„„SU „„3 451679 А 1 предназначено для использования в универсальных и специализированных вычислительных устройствах. Белью изобретения является повьппение достоверности работы устройства. С этой целью в устройство, содержащее регистр первого операнда, регистр второго операнда, сумматор со сквозным переносом, сдвиговый регистр результата и блок синхронизации, введен блок сравнения, а сдвиговый регистр результата, регистр первого операнда и регистр второго операнда выполнены в виде циклических регистров сдвига, причем блок сравнения содержит группу сумматоров по модулю два, группу элементов И, сдвиговый регистр и элемент ИЛИ. 1 з.п.ф-лы, 4 ил.

1451679

Изобретение относится к цифровой вычислительной технике и предназначено для использования в универсальных, и специализированных вычислительных устройствах.

Цель изобретения — повышение достоверности работы устройства.

На фиг.1 представлена функциональная схема устройства, на фиг.2 - функ-10 циональная схема блока. сравнения, на фиг.3 — функциональная схема блока синхронизации, на фиг.4 — функциональная схема управляющего модуля.

Устройство (фиг.1) содержит n+4 15 одноразрядных сумматора 1, объединен» ные в сумматор со сквозным переносом, (и+4)-разрядные кольцевые сдвиговые регистры 2.1 и 2.2 первого и второго операндов, (и+4)-разрядный кольцевой 20 сдвиговый региетр 3 результата, блок

4 синхронизации и блок 5 сравнения.

Входы 6„,6„,...,6 „ „ являются информационными входами сдвигового регистра 2.1, входы 7,,7„,...,7 „, являются информационными. входами сдвигового регистра 2,2. Выходы 8,8,,...8 +з являются выходами (n+4)-разрядного параллельного сумматора со сквозным кольцевым переносом и соединены с 3О одноименными входами (и+4)-разрядного кольцевого сдвигового регистра 3 результата и одноименными входами блока 5 сравнения.. Выходы 9,9,,..., 9 >,> являются выходами (и+4)-разрядного сдвигового регистра 3 и соединены с одноименными входами блока 5 сравнения. Выходы 10-13 являются вы.. ходами сдвигового регистра 2.1 и соединены с первыми входами одноразряд- 4О ных сумматоров i. Выходы 14-17 сдвигового регистра 2.2 соединены с вторыми входами одноразрядных сумматоров

Выходы 9, 9,„° .., 9 „, образуют информационный выход 18 устройства. 45

Выход 19 является выходом блока 5 сравнения и соединен с соответствую- . щим входом блока 4. Выходы 20 и 21 блока 4 соединены с входами управления режимом и тактовыми входами сдвиговых регистров 2.1 и 2.2 и соответствующим входом блока 5 сравнения. Вход 22 является тактовым входом устройства, на который подаются тактовые сигналы при пуске устройства.

Выход 23 блока 4 соединен с входом управления режимом сдвигового регистра 3. Выход 24 блока 4 соединен с тактовым входом сдвигового регистра

3. Выходы 25 и 26 являются управляющими выходами устройства, с которых снимаются соответственно сигналы

"Признак неисправности" и "Готовность результата".

На фиг.2 представлена функциональная схема блока 5 сравнения, который содержит и+4 сумматора 27 по модулю два, n+4 элемента И 28, элемент ИЛИ

29, (и+4)-разрядный кольцевой сдвиговый регистр 30 (управления сравнением), причем (n+4)-разрядный кольцевой сдвиговый регистр 2. 1 первого операнда, (n+4)-разрядный кольцевой сдвиговый регистр 2,2 второго операнда, (и+4)-разрядный кольцевой сдвиговый регистр 30 (управления.сравнением), (n+4)-разрядный кольцевой сдвиговый регистр 3 результата аналогичны и представляют собой (n+4)разрядные двунаправленные сдвиговые регистры,. в которых информационный выход (n+4)"ro (первого) разряда соединен с входом последовательного занесения информации при сдвиге влево (вправо).

Первый вход первой группы информационных входов блока 5 сравнения соединен с первым входом (n+3)-ro элемента 27, второй вход первой группы информационных входов блока 5 соединен с первым входом (n+4)-го элемента 27, j-й вход (j=3,4,...,n+4) первой группы информационных входов блока 5 соединен с первым входом (j-2)-ro

t элемента 27, выходы (n+4)-разрядного сдвигового регистра 3 соединены (в соответствии с весом) с второй группой информационных входов блока

5, 1-й информационный вход (1=1,2,.: ...,n+4) второй группы информационных входов блока 5 соединен с вторым входом j-ro элемента 27, выход j-го элемента 27 (j=1,2,...,n+4) соединен с первым входом j-ro элемента- 28, второй вход которого соединен с j-м (j=3,4,...,n+4) выходом регистра 30, вторые входы (и+3)-го и (n+4) -ro элементов 28 соединены соответственно с первым и вторым выходами (n+4)разрядного регистра 30. Блок 5 имеет входы 31-42 и выходы 43-48 регистра 30.

Блок 4 синхронизации (фиг.3) структурно состоит из двух частей: опера; ционной части, содержащей управляющие модули 49.1-49 ° 12, элементы 5053 задержки, элементы HE 54-56, элез 1451 менты ИЛИ 57 и 50 и формировательной части, включающей генератор 59 импульсов, элемент НЕ 60, элемент И

61, D-триггер 62, элемент И 63, элемент ИЛИ 64, JK-триггер 65, двоичный реверсивный счетчик 66, элемент И 67, элемент НЕ 68, элемент ИЛИ 69, JKтриггер 70, формирователь 7 1 двух импульсов, элемент 72 задержки, формирователь 73 импульса, двоичный реверсивный счетчик 74, схему 75 сравнения (компаратор), элемент ИЛИ 76, элемент НЕ 77, элементы ИЛИ 78 и 79, формирователь 80 импульса, элемент

81 задержки, резистор 82 и конденсатор 83.

Схема управляющего модуля 49 приведена на фиг.4. Функция переходов автомата, реализующего данный модуль, 2О имеет вид:

679 4 ходом 21 блока 4. Выход 98 формировательной части соединен с выходом 23 блока 4. Выход 99 формировательной части соединен с выходом 24 блока 4.

Выход 100 операционной части соединен с входом 92 операционной части. Выход элемента 55 соединен с выходом

101 операционной части. Выход элемента 50 соединен с входом 84 управляющего модуля 49.1 и выходом 102 операционной части. Выход 88 управляющего модуля 49.1 соединен с входом элемента 54, выход которого соединен с входом 86 управляющего модуля 49.1. Вход

84 модуля 49.2 соединен с входом 103 операционной части. Выход 87 модуля

49.3 соединен с выходом 104 операционной части. Вход 84 модуля 49.3 соединен с выходом элемента 51, вход которого соединен с выходом 88 модуля

49.2. Вход 86 и выход 85 i-го модуля

49 (1=2,3,4) соединены соответственно с выходом 88 и входом 89 (i-1)-го модуля 49. Выход 88 модуля 49.4 соединен с первым входом элемента 57, выход которого соединен с входом 86 модуля 49.5. Вход 84 модуля 49.5 соединен с входом 103 операционной части. Выход 88 модуля 49,5 соединен с входом 86 модуля 49.6 и входом элемента 53. Выход элемента 53 соединен с входом 84 модуля 49.6, Выход 85 модуля 49,5 соединен с входом 89 модуля 49.4. Выход 88 модуля 49,6 соединен с входами 86 модулей 49.7 и

49.8. Вход 84 модуля 49.7 соединен с входом элемента 56 и входом 95 операционной части. Выход 87 модуля

49.8 является выходом 105 операционной части. Выходы 85 модулей 49.7 и

49.8 соединены соответственно с первым и вторым входами элемента 58, выход которого соединен с входом 89 модуля 49.6 ° Выход 88 и вход 89 модуля 49.7 соединены соответственно с вторым входом элемента 57 и выходом

85 модуля 49.5. Вход 84 модуля 49.9 соединен с входом 92 операционной части. Вход 84 модуля 49.12 соединен с входом 106 операционной части. Вход

34 модуля 49.10 соединен с входом

107 операционной части. Вход 84 модуля 49.11 соединен с выходом 87 модуля 49.7. Вход 86 и выход 85 i-ro модуля 49 (i=10,11) соединены соответственно с выходом 88 н входом 89 (i-1)-ro модуля 49. Вход 84 модуля

49,11 соединен с выходом 87 модуля

49.7 и входом 108 операционной части.

Z = (S ü+a) +ах" S » у = s =z=b, 25 где 2

30 — текущее состояние автомата, — предыдущее состояние автомата, х — сигнал на входе 84 управляющего модуля, Я вЂ” сигнал на выходе 85 управляющего модуля, а — сигнал на входе 86 управляющего модуля, Y — сигнал на выходе 87 управля- 35 ющего модуля, Ь вЂ” сигнал на выходе 88 управляющего модуля, S> — сигнал на входе 89 управляющего модуля.

Управляющий модуль 49 содержит элемент ЗИ-2И-2И-ИЛИ-HE 90 и элементы НЕ 91.

Резистор 82 и конденсатор 83 образуют интегрирующую цепочку (фиг.3), 45

Вход интегрирующей цепочки соединен с входом Е питания устройства. Вход

22 блока 4 соединен с входом 92 операционной части. Вход 92 операционной части соединен с входом элемента 50 50 задержки и входом элемента 55. Выход

93 операционной части соединен с выходом 25 блока 4, Выход 94 формировательной части соединен с выходом

26 блока 4. Вход 95 операционной час- 55 ти соединен с входом 19 блока 4. Выход 96 формировательной части соединен с выходом 20 блока 4, Выход 97 формировательной части соединен с вы1

1451679

Выход 87 модуля 49.11 соединен с выходом 109 операционной части. Выход

88 модуля 49. 11 соединен с его входом 89. Выход 88 модуля 49.12 соеди,нен с выходом 93 операционной части.

Вход 89 модуля 49.12 соединен с входом 101 операционной части.

Выходы 100-102, 104, 105 и 109 операционной части соединены соответст- 10 венно с входами 100-102, 104, 105 и 109 формировательной части. Входы 103, 106, 107 и 108 операционной части со- единены соответственно с выходами

103, 106, 107 и 108 формировательной части. Выход 110 формировательной части соединен с входом 110 формиро-. вательной части.

Формяровательная часть обеспечивает формирование управляющих сигналов.

Генератор 59 импульсов, элемент HE

60, элемент И 61 и 0-триггер 62 образуют схему выделения первого импульса. Выход генератора 59 импульсов соединен с первым входом элемента 61 и входом элемента 60, выход которого соединен с информационным входом триггера 62. Прямой выход триггера

62 соединен с вторым входом элемента

61. Тактовый вход триггера 62 соединен с входом 102 формировательной части. Выход элемента 61 соединен с . первым входом элемента 63, второй .вход которого соединен с входом 105 формяровательной части. Выход элемен- 35 та 63 соединен с первым входом элемента 64, выход которого соединен с выходом 99 формировательяой части.

Выход элемента 63 соединен с тактовым входом триггера 70. Выход элемента

61 соединен с первым входом элемента

67, второй вход которого соединен с входом 102 формировательной части, Третий вход элемента 67 соединен с выходом элемента 68, вход которого 45 соединен с выходом схемы 75 сравнения °

Выход элемента 67 соединен с первым входом элемента 69 и тактовым входом триггера 65. Прямой выход 59 триггера 65 соединен со счетным входом 111 счетчика 66 в режиме сложения. Прямой выход триггера 70 соединен со счетным входом 1 12 счетчика

66 в режиме вычитания. На установочные входы триггеров 65 и 70 подан сигнал "1". Второй вход элемента 69 соединен с выходом формирователя 7il .вход которого соединен с входом 104,формировательной части. Третий вход

О элемента 69 соединен с выходом элемента 72 задержки, вход которого соединен с выходом формирователя 73.

Вход формирователя 73 соединен с входом 100 формировательной части. Выход формирователя 73 соединен с выходом 96 формировательной части. Выход элемента 69 соединен с выходом 97 формировательной части. Управляющие входы

113 счетчиков 66 и 74 соединены с выхоцом интегрирующей цепочки. На информационные входы разрядов и „ и „, счетчика 74 подается сигнал "0". Информационные выходы состояния В,,О,...,В(„ счетчика

3 1(3)

66 соединены с соответствующими входами схемы 75 и входами элемента. 76.

Выход элемента 76 соединен с входом элемента 77 и третьим входом элемента 63. Выход элемента 77 соединен с выходом 106 формировательной части.

Счетный вход.111 счетчика 74 в режиме. сложения соединен с входом 108 формировательной части. Вход 114 сброса счетчика 74 соединен с входом 109 формировательяой части. Информационные выходы состояния Р,,0,...,О(. счетчика ?4 соединены с соответствующими входами схемы ?5 и входами элемента 78, выход которого соединен с выходом 107 формировательной части.

Выход 115 прямого переноса счетчика

74 соединен с выходом 94 формировательной части. Первый вход элемента

79 соединен с выходом 104 операционной части. Второй вход элемента 79 соединен с входом 108 формировательной части. Выход элемента 79 соединен с входом формирователя 80, вход которого соединен с выходом 98 формиро- . вательной части и входом элемента 81.

Выход элемента 81 соединен с вторым входом элемента 64.

Модуль 49 работает следующим образом. При готовности модуля к.работе на выходе 85 (сигнал разрушения вызова, Я ) устанавливается "0" (фаза гашения). При выполнении входного условия d на выходе 86 появляется сигнал " 1". Его совпадение с событием х (пря этом на выходе 84 (" Событие" ) устанавливается в " 1") вызывает выработку управляющего сигнала Y ("Исполнить"), сигнала Ь (" Выполнение выходного условия"), выходного сигнала

8, равных "1" на выходах 85, 87 и

7 1451679

88 соответственно. Появление сигнала

7=1 соответствует рабочей фазе управляющего модуля. Переход из рабочей фазы н фазу гашения возможен только при условии, что сигнал на выходе 89 (подтверждение вызова Я ) равен "1", а сигнал на входе 86 равен "0".

Устройство работает следующим об„разом.

ЭО

При включении питания устройства в счетчик 66 блока 4 записываются

"0", что обеспечивается соединением управляющего входа 113 счетчика 66 с выходом интегрирующей цепочки из элементов 82 и 83, На информационные входы 6,.6,...,6 „, и 7,7,,...,7„ регистров 2. 1 и 2.2 подаются разряды перного и второго слагаемых (операндов). Управляющие модули 49 операционной части блока 4 находятся в фазе гашения. Счетчики 66 и 74 формировательной части блока 4 сброшены н

11 11

0 . Таким образом, на выходе схемы

75 сравнения (компаратора) сигнал равен "1".

Работа у тройства начинается по тактоному сигналу при его пуске, который поступает в блок 4 на вход элемента 50 операционной части. Постоянная времени 7, элемента 50 задержки равна времени записи слагаемых (операндов) в соответствуюп(ие регистры.

Формирователь 73 формирует импульс, который поступает на выход 20 блока

4 и обеспечивает режим записи в ре-. гистры 2 и регистр 30. Этот же им" пульс, проходя через элемент 72 и элемент 69, поступает на выход 21 блока 4, обеспечивая запись слагаемых н регистры 2, запись "1" в i-e разряды (i=0,1,...,n-1) и запись в

"0" в разряды и, и+1„ n+2 и n+3 регистра 30.

Сигнал (" Пуск" ) с выхода элемента

50 поступает в формировательную часть на схему выделения первого импульса, состоящую из генератора 59 импульсов, элемента 60, триггера 62 и элемента

61, С выхода этой схемы сигнал поступает на вход элемента 67. Элемент

67 закрыт по входу элементом 68. Параллельно в операционной части сигнал

"Пуск" поступает на вход 84 модуля

49. 1. Срабатывание модуля 49. 1 подготовлено соединением его выхода 88 через элемент 54 с его входом 86.

Управляющий модуль 49.1 переходит в рабочую фазу. На его выходе поянляется сигнал "1", который поступает . на вход 86 модуля 49.2. На входе 84 модуля 49.2 присутствует сигнал с выхода схемы 75, равный "1", поэтому модуль 49.2 переходит в рабочую фазу.

На его выходах 85 н 88 появляются сигналы "1, первый из которых осуществляет перевод модуля 49. 1 н фазу гашения, а второй поступает через элемент 51 на вход 84 модуля 49.3, переводя его в рабочую фазу. Постоянная времени С элемента 51 равна времени переходного гроцесса в (n-4)разрядном параллельном сумматоре со сквозным переносом. Переход модуля

49.3 в рабочее состояние совпадает по времени с,моментом получения ре3 эультата первого вычисления перво ro цикла. Срабатывание последующих управляющих модулей всегда вызывает гашение предыдущих модулей чри выполнении рассмотренных условий гашения. С выхода 87 модуля 49. 3 сигнал через элемент 79 подается на вход формирователя 80, с выхода которого он поступает на выход 23 блока 4, а затем на управляющий вход регистра 3 результата. Этот же импульс через элемент St поступает на выход

24 блока 4, а затем на тактовый вход регистра 3, обеспечивая запись результата первого вычисления, Сигнал с выхода 104 операционной части по" ступает «а вход формирователя 71 и через элемент 69 на выход 21 блока

4, обеспечивая сдвиг операндов на два разряда влево. Формирователи 73 и 80 формируют импульсы, которые обеспечивают режим записи в соответствующие регистры. В остальное время на входы управления режимом регистров 2 н 3 единичные сигналы не подаются, что обеспечивает в этих регистрах режим сдвига. На тактовые входы сдвиговых регистров 2 и регистра 30 постоянно подан сигнал "1".

Одновременно с выхода 88 модуля

49 ° 3 сигнал через элемент 52 поступает на вход 84 модуля 49.4, переводя его в рабочее состояние. Постоянная времени элемента 52 равна времени сдвига слагаемого на дна разряда. Таким образом, переходя в рабочую фазу модуля 49.4 совпадает по времени с моментом начала нторого вычисления первого цикла. На вход 84 модуля 49.5 подан сигнал с выхода схемы 75, который в данный момент равен "1", "1" с выхода модуля 49,4

1451679 10 через элемент 57 поступает на вход

86 модуля 49.5 и обеспечивает его срабатывание. "1" с выхода 88 модуля

49.5 поступает на вход 86 и через элемент 53 на вход 84 модуля 49.6, обеспечивая его срабатывание. Постоянная времени „ элемента 53 равна =,+,, где tI — время сравнения результатов вычислений в блоке 5.

Срабатывание модуля 49,6 совпадает по времени с моментом окончания второго вычисления и первого цикла.

После окончания первого цикла, который содержит два вычисления, выполненных в рабочей зоне (n+4)-разрядного параллельного сумматора, различающихся по положению в сумматоре на два разряда, получают два результата, первый из которых записан в регистре

3, а второй находится на выходах 8,, 8„,...,8 „„ параллельного сумматора.

На выходах 44, 43, 47 и 48 регистра

30 после первого цикла вычислений находятся "0". Эти "0" блокируют по выходам первый, второй, (n+3)-й и

1 (n+4)-й элементы 28, что обеспечивает сравнение результата только в пределах рабочей зоны,- соответствующей первому циклу вычислений.

Если результаты вычислений совкали, на выходе 19 блока 5 сравнения через время t„ присутствует сигнал, равный "0". Он поступает в операционную часть блока 4 на вход элемента

56, выход которого соединен с входом

84 модуля 49,8. На вход 86 модуля

49.8 с выхода 88 модуля 49.6 подан сигнал "1", который вызывает его срабатывание. Сигнал с выхода 87 модуля

49.8 поступает на второй вход элемента 63. Элемент 63 блокирован "0" с выхода элемента 76, так как на выходе счетчика 66, записывающем информацию о положении рабочей зоны относительно исходного положения, находятся

"0". С выхода элемента 77, вход которого соединен с элементом 76, снимается сигнал, который несет информацию о том, в пределах каких разрядов регистра 3 находится результат вычислений. Он подается на вход 84 модуля 49.12, срабатывание которого форми-! рует сигнал "Готовность результата".

Если результаты не совпадают вследствие неисправности в параллельном сумматоре, с выхода 19 блока 5 че" рез время,t „ снимается сигнал, равный

"1". Он подается на вход 84 модуля

49,7, модуль срабатывает и формирует сигнал, который увеличивает содержимое счетчика 74 и параллельно через элемент 79 поступает на вход формирователя 80. Сигнал с выхода формирователя 80 поступает на выход 23 блока

4 и через элемент 81 на выход 24 блока 4 и аналогично описанному обеспечивает запись результата второго вычисления в регистр 3, первый результат при этом теряется.

При увеличении содержимого счетчика 74 возникает рассогласование с содержимым счетчика 66 и на выходе схемьг 75 появляется "0", который несет информацию о неготовности рабочей зоны, Этот сигнал, проходя через элемент 68, открывает элемент 67.

Импульсы генератора 59 через схему выделения первого импульса, элементы 61 и 67 поступают на счетный вход триггера 65, С выхода триггера

65 импульсы в два раза меньшей частотой поступают на вход 111 счетчика

66. Когда содержимое счетчика бб увеличивается на единицу, то рассогласование между счетчиками 66 и 74 исчезает, На выходе схемы 75 появляется сигнал " 1", который закрывает элемент

67. Единица "1" с выхода схемы 75 поступает на вход 88 модуля 49,5 и обеспечивает его срабатывание. Через время с срабатывает модуль 49.6. Этот момент времени совпадает с временем окончания второго цикла, которое состоит из одного вычисления. Отличие второго и последующих циклов от первого состоит в том, что для сравнения используется результат, полученный в предыдущем цикле.

После окончания второго цикла блок

5 осуществляет сравнение результатов вычислений. Гсли результаты не совпадают, осуществляется сдвиг слагаемых и следующий цикл вычислений, и так до тех пор, пока результаты не совпадут. Если число циклов вычислений, записываемых в счетчике 74, превьппает

nã

â€,, +3, что соответствует всем возможным положениям рабочей зоны парал" лельного сумматора, то в этом случае на выходе 115 счетчика 74 появляется

"1", которая поступает на выход 25 блока 4 и является сигналом "Признак неисправности"..

Если результаты вычислений в i-м цикле вычислений совпали (i=1,2,..., Э

1451679 12

I пà — (+3), то ка второй вход элемента

63 поступает сигнал "1". На третьем входе элемента 63 присутствуе "1" с выхода элемента 76, появившаяся на нем во втором цикле и несущая информацию о том, что рабочая зона не находится в исходном положении. Элемент

63 открывается, и через него с гене10 ратора 59 сигналы поступают на счетный вход триггера 70, а затем с частотой, уменьшенной в два раза, на счетный вход 112 счетчика 66 до тех пор, пока он не обнулится. Параллельно с генератора 59 через элементы 61 и 64 на выход 24 блока 4 поступает серия импульсов, которая обеспечивает сдвиг вправо результата, записанного в регистр 3. При обнулении счетчика

66 сигнал с выхода элемента 76 закры20 вает элемент 63, т.е. на выход 24 . блока 4 поступает число импульсов в два раза больше, чем было записано в счетчике 66. В конечном итоге результат вычислений будет находиться на выходах 9„, 9 „..., 9, регистра 3.

При поступлении новых данных после записи слагаемых в регистры 2 на выходе схемы 75 присутствует сигнал

"О", так как в счетчике 66 записаны

"О", а в счетчике 74 записано положение рабочей зоны, найденкое при обработке предыдущих данных."0" с, выхода схемы 75 через элемент 68 поступает на вход элемента 67 и откры- 35 вает его. С выхода генератора 59 через элементы 61, 67 и 69 на выход

21 блока поступает серия импульсов, обеспечивая сдвиг слагаемых в рабо-. чую. зону параллельного сумматора, 40 определенную как работоспособную в в предыдущих вычислениях. Эта же серия импульсов поступает через триггер 65 на счетный вход 111 счетчика бб. В момент сравнения содержимого 45 счетчиков 66 и 74 "1" с выхода схемы

75 закрывает элемент 67 и останавливает сдвиг слагаемых. Если в рабочей зоне, определенной в предыдущих вы-, числениях, обнаруживается кеисправ- 50 ность, то происходит сброс счетчика

74 следующим образоь . После срабатывания модуля 49.6 срабатываетмодуль

49.9. На вход 84 модуля 49.10 поступает "1" с выхода элемента 78. На вход 84 модуля 49.11 поступает "1" с выхода 87 модуля 49.7. Срабатывание модуля 49.10 ведет к срабатыванию модуля 49. 11, сигнал с выхода 87 которого поступает на вход 114 сброса счетчика 74, осуществляя его сброс.

При сбросе счетчика 74, содержимое счет иков бб и 74 оказывается неравным. "1" с выхода схемы 75 открывает элемент 67. Через элементы

61 и 67 и триггер 65 на счетный вход

111 счетчика 66 поступает серия импульсов, вызывая переполнение, а потом обнуление счетчика бб. Параллельно через элемент 61, элементы 67 и

69 на вйход 21 блока 4 поступает серия импульсов и устанавливает рабочую зону в исходное состояние, Поиск новой работоспособной эоны происходит аналогично. При появлении сигнала

"Готовность" с информационных выходов блока 5 снимается результат, после чего сигнал "Пуск" сбрасывается в

"0". По сигналу "Пуск" 1, поступающему на выход 101 операционной части блока 4, производится сброс содержимого счетчика 66 и переход модуля

49.12 в фазу гашения, что соответствует окончательному гашению операционной части блока 4.

Фо рмула из обретения

t. Арифметическое устройство, содержащее регистры первого и второго операндов, сумматор со сквозным кольцевым переносом, сдвиговый регистр результата и блок синхронизации, тактовый вход которого является тактовым входом устройства, информационные входы регистров первого и второго операндов являются первым и вторым информационными входами устройства, а выход сдвигового регистра результата является информационным выходом устройства, о T л и ч а ю щ е е с я тем, что, с целью повышения достовер" ности работы, оно содержит блок сравнения, а сдвиговый регистр результата, регистры первого и второго операндов выполнены в виде кольцевых регистров сдвига, причем первый выход блока синхронизации соединен с входами управления режимом регистров первого и второго операндов, второй выход блока синхронизации подключен к тактовым входам регистров первого и второго операндов, третий и четвертый выходы блока синхронизации соединены соответственно с входом управлекия режимом и тактовым входом сдвигового регистра результата, выходы регистров первого и второго операндов подключе14516 в, af

Юу+(о

Юа+2

Вл+8 ны соответственно к первому и второму входам сумматора со сквозным кольцевым, переносом, выход которого соединен с информационным входом сдвигового ре 5 гистра результата и первым информационным входом блока сравнения, второй информационный вход, первый и второй управляющие входы и выход блока сравнения подключены соответствен- 1О но к выходу сдвигового регистра результата, первому и второму выходам и входу пуска блока синхронизации, а пятый и шестой выходы блока синхронизации являются соответственно выходом признака неисправности и выходом готовности устройства.

2, Устройство по п.f о т л и— ч а ю m е е с я тем, что блок срав79 )4 нения содержит группу сумматоров по модулю два, группу элементов И, сдвиговый регистр и элемент ИЛИ, выход которого соединен с выходом блока, первые и вторые входы и выходы сумматоров по модулю два группы подключены соответственно к первому и второму информационным входам блока и первым входам одноименных элементов И группы, вторые входы и выходы которых соединены соответственно с выходом сдвигового регистра и входами элемента ИЛИ, а вход управления ре" жимом и тактовый вход сдвигового регистра подключены соответственно к первому и второму управляющим входам блока.

1451679

1451679

Составитель Г.Виталиев

Техред А.Кравчук Корректор Э.Лончакова

Редактор А.Orap

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Заказ 7080/46 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5