Устройство для сопряжения эвм с общей магистралью

 

Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем. Целью изобретения является повьшение быстродействия . Устройство содержит два блока буферной памяти, блок арбитража памяти , узел захвата магистрали, шесть Счетчиков, три дешифратора адреса, два триггера, семь магистральных усилителей, генератор импульсов, распределитель импульсов, два одновибратора, три элемента И, четьфе элемента ИЛИ. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСНИХ

С ОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5g 4 G 06 F 13/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4298745/24-24 (22) 21.08.87 (46) 28.02.89. Бюл. В 8 (72) А.И.Куконин и В.А,Богатырев (53) 681.325 (088.8) (56) Авторское свидетельство СССР

В 907536, кл. G 06 F 13/00, 1980.

Авторское свидетельство СССР

Р 1285485, кл, G 06 F 13/24, 1985прототип (54) УСТРОИСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С ОБЩЕЙ NAIMCTPAHhN (57) Изобретение относится к вычисли1

Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем.

Целью изобретения является повышение быстродействия.

На фиг.1 представлена структурная схема устройства; на фиг.2 — пример реапизации блока арбитража памяти; на фиг.3 — схема узла захвата магистрали.

Устройство содержит (фиг.1) блоки 1 и 2 буферной памяти, счетчики

3 и 4, триггер 5, дешифраторы 6 и 7, адреса, генератор 8, импульсов, узел

9 захвата магистрали, магистральные усилители 10-16, элемент И 17, входы и выходы 18-21 межмашинных ма" гистралей для подключения к межмашинной магистрали, вход 22 записи, блок 23 арбитража памяти, мультиплексор 24, счетчики 25-28, дешифратор 29 адреса, триггер 30, распре) I

„„SU„„3462336 A1 тельной технике и может быть использовано для построения многомашинных вычислительных систем. Целью изобретения является повышение быстродействия. Устройство содержит два блока буферной памяти, блок арбитража памяти, узел захвата магистрали, шесть счетчиков, три дешифратора адреса, два триггера, семь магистральных усилителей, генератор импульсов, распределитель импульсов, два одновибратора, три элемента И, четыре элемента ИЛИ. 2 s.ï. ф-лы, 3 ил, 2 делитель 31 импульсов, одновибраторы

32 и 33, элементы И 34 и 35, элементы ИЛИ 36-39, группу элементов И 40, информационный вход-выход 41, адрес- 2 ный вход 42, вход 43 чтения, вход

44 запроса, выход 45 освобождения, выход 46 готовности, вход 47 начапь- рффи ной установки . CO

Блок 23 арбитража памяти (фиг.2) ф содержит узел 48 памяти приоритетов, ф,1 счетчики 49 и 50, мультиплексор 51 триггер 52, одновибраторы 53 и 54, элемент 55 сравнения, элемент И 56.

Узел 9 захвата магистрали содержит (фиг.3) счетчик 57, регистр 58 и триггер 59.

Работа устройства начинается с начальной установки,.которая осушест- — Ъ вляется подачей импульса на вход 47.

По этому импульсу счетчики 3,4,25-27 устанавливаются в нулевое состояние, счетчик 28 — в максимальное, триггеры 5 и 30 устанавливаются в нуле1462336 вое состояние, на выходе требования циал, который подается на вход треблока 23 и иа выходе узла 9 захвата бования узла 9 захвата магистрали, магистрали появляется нулевой потеи" Одновременно происходит перезапись

D,и ел е содержимого счетчика 27 в счетчик 25, В

Устройство обеспечивает работу в После разрешения всевозможных конфдвух режимах - режиме пакетного обме- ликтов и предоставления общей магист.на с произвольной дисциплиной обслу- рали данному устройству на выходе жнвания, которая задается программно, узла 9 захвата,.".агистрали появляется

H В РЕжнме ПРерываниЯ работы, кото 1о ПОтЕнцИаЛ,,КоторЫй ПЕРеключает магист,:рый предназначен для обеспечения рапьный усилитель 10 на передачу,,: передачи внеочередного пакета. разрешает прохождение синхросигналов

Работа устройства в первом режиме " на выход распределителя 31 импуль,: начинается с занесения пакета иифор" сов и через магистральный усилитель

; мации в блок 1 буферной памяти из 15 14 выставляется на вход-выход захi

: ;ОЗУ ЭВМ-источника по входу-выходу вата 20. Синхроимпульсы с генерато::,41. црес блока 1 буферной памяти ра 8 импульсов индицируют чтение пер задается по входу 42 адреса. Запись вого слова пакета, задаваемого содер,: : каждого слова пакета сопровождается жимым счетчиков 26 и 27, Счетчик 26

: импульсом по входу 22. По этому им-:. y0 определяет адрес слова в пакете, а

: пульсу на соответствующем выходе де- счетчик 27 — адрес пакета в па::.шифратора 6 адреса формируется иммяти.

: пульс, 1который синхронизирует запись Адресное слово поступает через ,: -слова в блок 1 буферной памяти. По вход-выход 18 на информационные вхо:::заднему фронту этого импульса проис- 25 ды дешифраторов 7 адреса всех остапь, ходит увеличение на единицу содержи ных устройств системы, синхронизация мого счетчика 3, определяющего ад которых осуществляется импульсами, : рес в памяти очередного пакета. Пос- поступающими с одновибратора 33. В ле записи всего пакета на выходе адресуемом устройстве, если блок 2 переноса счетчика 3 формируется им- Зо буферной памяти свободен — логичеспульс переноса, который увеличивает кий ноль на выходе триггера 5, то на единицу. содержимое счетчиков 25 на выходе дешифратора адреса появляи 28. Содержимое счетчика 25 опреде- ется потенциал, который через вхоцляет адрес страницы в блоке 1 буфер выход 19 подтверждения поступает в ной памяти, в которой находится за- устройство-источник и переключает .

35 писываемый пакет, Содержимое счетчи" прохождение синхроимпульсов с одного ка 28 характеризует заполнение бловыхода распределителя импульсов на ка 1 буферной памяти. Перед занесе- другой, тем самым производится чтением каждого пакета в блок 23 зано нне остальных слов пакета из; блока сится его текущий приоритет. Заиесе" 1 буферной памяти. ние слова приоритета осуществляется Ка приемной стороне импульсы по импульсу записи по входу 22. Блок синхронизации поступают через эле23 адресуется по входу 42 при помо- мент И 17 (элемент И 35 закрыт уровщи дешифратора 6 адреса. После за- нем на входе-выходе 19) и элемент несения соответствующего числа паДб

И1И 39 на счетный вход счетчика 4 буфеРнон памЯти >> и на вход записи блока 2 буферной источник выставляет на вход 44 по- памяти. После записи всего пакета в тенциал запроса на обслуживание блок 2 буферной памяти устройства тем самым переключая в единицу триг приемника на выходе счетчика 4 появ. гер 30. Блок 23 выбирает в блоке 1 бп ляется импульс переноса который пе1 буферной памяти пакет с наивысшим реключает в единицу счетный триггер приоритетом путем последовательного 5, тем самым указывая на то, что опроса текущих приоритетов всех па- блок 2 буферной памяти приемника за.кетов. При опросе приоритетов проис- нят, и выставляет на выход 46 потенходит последовательное наращивание циал занятости, который прерывает

ББ счетчика 27. После выбора пакета, об- работу 3ВМ-приемника, переводя ее ладающего самым большим текущим прио- в режим чтения информации из блока ритетом, на выходе требования блока 2 памяти. Чтение информации ЭВМ-при23 появляется положительный потен- емника на вход-выход 41 сопровождает40

1 5 1462 ся сигналами чтения по входу 43 по адресу, задаваемому на входе 42.

После чтения очередного слова пакета происходит увеличение на единицу

5 содержимого счетчика 4. После чтения всего пакета переноса счетчика 4 формируется импульс, ноэвращакщий триггер 5 в нулевое состояние, свидетельствующее о том, что блок 2 буферной памяти устройства-приемника сноб оден.

На передающей стороне после передачи каждого пакета на выходе переноса счетчика 26 формируется отрицательный импульс, который производит уменьшение на единицу содержимого счетчика 28, установку в исходное состояние блока 23 и счетчика 27, а также появление нулевого потенциала на выходе узла 9 захвата магистрали.

Если в блоке 1 буферной памяти устройства есть еще пакеты, то процесс захвата магистрали и передачи пакета происходит аналогично описанному. 25

Если блок 1 буферной памяти не содержит пакетов, то на выходе обратного переноса счетчика 28 после передачи последнего пакета формируется отрицательный импульс, который сбрасывает в нуль триггер 30 и ныставляет потенциал на выход 45 освобождения, свидетельствуя о том, что блок

1 буферной памяти свободен.

Работа устройства во втором режи35 ме предусматривает постановку в очередь пакета с высшим приоритетом.

Для этого ЭВИ-источник снимает потенциал логической единицы со входа

44 ° После передачи очередного пакета на выходе переноса счетчика 26 появляется отрицательный импульс, который через элементы ИЛИ 36 и 35 сбрасывает триггер 30. После появления уровня нуля на выходе 45 освобож45 дения ЭВМ-источник производит чтение содержимого счетчика 28 путем подачи импульса чтения на вход 43 по адресу, задаваемому на входе 42, Импульс чтения с дешифратора 29 адреса посту50 пает на вход группы элементов И 40.

Таким образом, ЭВМ-источник определяет количество пакетов, хранящихся в блоке 1 буферной памяти. После этого ЭВМ записывает в блок 23 прио55 ритет пакета, а в блок 1 буферной памяти — сам пакет и выставляет эап" .. рос на вход 44, Дальнейшая-: работа устройства аналогична описанной в

336 6 первом режиме. Запись пакета всегда происходит в свободную область блока

1 буферной памяти, задаваемую содержимым счетчика 25. Запись двух и более пакетов возможна только после освобождения всего блока 1 буферной памяти.

Блок 23 (фиг.2) позволяет производить приоритетное обслуживание пакетов, находящихся н блоке 1 буферной памяти. Приоритет пакета задается словом приоритета, хранящемся в узле 48 памяти приоритетон, который представляет собой двухадресное

СОЗУ. После поступления единичного потенциала на вход запрета. блока

23 на выходе элемента И 56 появляются импульсы, которые обеспечивают чтение слов приоритета из узла 48 памяти приоритетан с последующим изменением адреса, задаваемого счет- чиком 49. Счетчик 50 в начальном положении установлен в максимальное состояние к определяет кодовую комбинацию, с которой сравниваются слова приоритета, считываемые из узла

48 памяти приоритетя, Элемент 55 сравнения имеет дна выхода. При несравнении считанного из узла 48 памяти приоритетов кодовой комбинации с содержимым счетчика 50 на первом .выходе схемы сравнения появляется импульс, по срезу которого переключается счетчик 27 устройства. Разрядности счетчиков 27 и 49 совпадают, Т аким обр аз ом счетчик 27 содержит адрес проверяемой страницы.

После всего просмотра узла 48 памяти приоритетов и необнаружении данного кода на выходе счетчика 49 формируется импульс переноса, который уменьшает на,единицу содержимое счетчика 50, Тем самым осуществляется переход к анализу на более низкий приоритет. Процесс продолжается до первого совпадения приоритета, считанного из узла 48 памяти приоритетов, и кода, задаваемого счетчиком

50. При этом на втором выходе элемента 55 сравнения формируется импульс, который устанавливает н единицу, триггер 52 ° По срезу этого импульса однонибратор 54 формирует импульс по вторым входам данных узла 48 памяти приоритетов, на которых установлены логические нули, адрес задается счетчиком 49 на вторые адресные входы узла 48 памяти приоритетов.

1462336 8

Узел 9 захвата магистрали (фиг. 3) позволяет производить прис- 25 ритетное обслуживание запросов на захват запросов общей магистрали.

Запроси на захват поступают с входа требования на 9-входы триггера 59.

Если на входе-выходе 20 находится Зб логический нуль, то нмпульсы синхронизации поступают на вход синхронизации счетчика 57, производя последовательное наращивание его значения.

Начальное значение счетчика 57 задается значением регистра 58, представпяющего соответствующий приоритету устройства набор нулей и единиц, Чем выше приоритет устройства, тем большее значение находится на выходе регистра 58; Как только возникает переполнение счетчика 57, на ецио выходе формируется импульс переноса, по заднему фронту которого триггер 59 пеРеключается в единичное состояние. 4>

Потенциал с выхода узла 9 захвата магистрали через вход-выход 20 производит начальную установку счетчиков 57 всех устройств систем6 ° тем самым блокируя у них режим счета„

Дальнейшая работа узла 9 захвата магистрали возможна после освобождения общей магистрали, которое осуществляется после передачи пакета импульсом, поступающим на вход освобождения узла 9 захвата магистрали илн ее начальной установки, т.е. сброса в нуль триггера 59. Таким образом, общая магистраль может быть

Тем самым происходит обнуление пос-., ледней считанной. ячейки. Триггер 52, установленный в единицу, выдает потенциал на выход требования и одно5 временно закрывает прохождение синхроимпульсов через элемент И 56.

После передачи всего пакета на входе освобождения появляется импульс, который устанавливает в исходное состояние счетчики 49 и 50. По срезу . этого импульса происходит обнуление

: триггера 52. Таким образом, блок

: 23 возвращен в исходное состояние, и, если есть уровень единицы на входе запрета, повторяет цикл выделения ст аршего приоритета. При нахождении в узле 48 памяти приоритетов двух одинаковых комбинаций обслуживание пакетов происходит в порядке их onроса. Нулевая комбинация приоритета . является запрещенной. предоставлена только одному устройству.

Формул а иэ обрет ения

1. Устройство дпя сопряжения 3ВМ с общей магистрапью, содержащее два блока буферной, памяти, два счетчика, первый триггер, два дешифратора адреса, генератор импульсов, узел захвата магистрали, семь магистральных усилителей, первый элемент И, при этом первый информационный входвыход первого магистрального усилителя является входом-выходом устройства для подключения к информационной шине общей магистрали, информационный выход второго магистрального усилителя и информационный вход третьего магистрального усилителя являются выходом и входом устройства для подключения к шине подтверждения захвата общей магистрали, информационный вход четвертого магистрапьного усилителя и информационный выход пятого магистрапьного усилителя являются входом и выходом устройства для подключения к шине захвата общей магистрали, информационный вход шестого магистрального усилителя и информационный выход седьмого магистрального усилителя являются входом и выходом устройства для подключения к шине синхронизации общей магистрали, управляющий вход первого дешифратора адреса является входом устройства для подключения к выходу за" писи ЭВМ, при этом управляющий вход первого магистрального усилителя соединен с информационным входом пятого магистрального усилителя и с выходом узла захвата магистрали, первый выход первого дешифратора адреса соединен с синхровходом первого счетчика и с входом записи первого блока буферной памяти, разрядные выходы второго счетчика соединены с адресными входами второго блока буферной памя-. ти, выход переноса второго счетчика соединен с синхровходом первого триггера, выход которого соединен с разрешающим входом второго дешифратора адреса, выход которого соединен с информационным входом второго магистрального усилителя и с первым входом первого элемента И, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия, в него введены

Ф 9 14 блок арбитража памяти, мультиплексор, четыре счетчика, третий дешифратор адреса, второй триггер, распределитель импульсов, два одновибратора, два элемента И, четыре элемен та ИЛИ, группу элементов И, причем группа информационных выходов второго блока буферной памяти соединена с группой информационных входов первого блока буферной памяти, с группой информационных входов блока арбитража памяти, с выходами элементов И группы и образует группу вхо- дов-выходов устройства для подключения к группе информационных входоввыходов ЭВМ, выход первого триггера является выходом устройства для подключения к входу готовности ЭВМ, информационный вход первого дешифратора адреса соединен с информационным входом третьего дешифратора адреса и является входом устройства для подключения к адресному выходу ЭВМ, управляющий вход третьего дешифратора адреса является входом устройства для подключения к выходу чтения ЭВМ, синхровход второго триггера соединен с первым входом первого элемента ИЛИ и является входом устройства для подключения к выходу запроса 3BN„выход второго триггера соединен с входом запрета блока арбитража памяти и является выходом устройства для подключения к входу освобождения ЭВМ, установочный вход первого счетчика соединен с установочными входами второго, третьего, четвертого, пятого счетчиков, с первым установочным входом шестого счетчика, с нулевым входом первого триггера, с первым нулевым входом второго триггера, с установочными входами узла захвата магистрали и блока арбитража памяти и является входом устройства для подключения к установочному выходу ЭВМ, при этом выход генератора импульсов соединен с синхровходами блока арбитража памяти, узла захвата магистрали и распределителя импульсов, информационный вход седьмого магистрального усилителя соединен с выхоцом второго элемента ИЛИ, первый вход .которого соединен с синхровходом четвертого счетчика, с первым входом третьего элемента ИЛИ и с первым синхровходом распределителя импульсов, второй синхровход которого соединен с вто».

62336 о рым входом второго элемента ИЛИ и с вторым входом третьего элемента ИПИ, выход которого соединен с управляющим входом мультиплексора и с входом запуска первого одновибратора, вы5 ход которого соединен с входом чтения первого блока буферной памяти, адресные входы которого соединены с группой информационных выходов мультиплексора, первая группа информационных входов которого соединена с . разрядными выходами первого, второго счетчиков и с группой адресных входов блока арбитража памяти, выход переноса которого соединен с синхровходом шестого счетчика, разрядные выходы которого и разрядные выходы четвертого счетчика соединены с втОрОй группои инфОрмациОнных ВхОдОв мультиплексора и с группой информационных входов третьего счетчика, синхровход которого соединен с вухо дом переноса первого счетчика и с .

25 первым синхровходом пятого счетчика, разрядные выходы которого соединены с первыми входами элементов И группы, вторые входы которых соединены с первым выходом третьего дешифратора. адреса, второй выход которого соединен с первым входом четвертого элемента ИЛИ и с входом чтения второго блока буферной памяти, информационный вход которого соединен с информационным выходом первого блока буферной памяти, с вторым информационным входдм-выходом первого Магистрапьного усилителя и с информационным входом второго дешифратора адре40 са, стробирующий вход которого соединен с выходом второго одновибратора, вход запуска которого соединен с выходом второго элемента И,первый вход которого соединен с информационным вы45 ходом третьего магистрального усилителя и с управляющим входом распределителя импульсов, разрешающий вход которого соединен с выходом узла зах" вата магистрали, вход требования ко50 торого соединен с входом записи третьего счетчика и с выходом требования блока арбитража памяти, вход освобождения которого соединен с входом освобождения узла захвата магистрали, с выходом переноса четвертого счетчика, с вторым синхровходом пятого счетчика и с вторым входом первого элемента ИЛИ, выход которого соединен с первым входом третьего

11 146 элемента И, первый вход и выход которого соединены .соответственно с в.к дом переноса пятого счетчика и с вторым нулевым входом второго триггера, второй выход первого дешифратора адреса соединен с входом записи блока арбитража памяти, установочный выход которого соединен с вторым установочным входом шестого счетчика, вход запрета узла захвата магистрали соединен с управляющим входом второго дешифратора адреса и с информаци-! онным выходом четвертого магистрального усилителя, информационный выход шестого магистрального усилителя соединен с вторым входом второго элементаИ и с вторым входом первого элемента И, выход которого соединен с входом записи второго блока буферной памяти и с вторым входом четвертого элемента ИЛИ, выход которого соединен с синхровходом второго счетчика.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок арбитража памяти содержит узел памяти приоритетов, мультиплексор, два счетчика, триггер, элемент сравнения, элемент И, два одновибратора, причем группа информационных входов узла памяти приоритетов образует группу информационных входов блока, первая группа информационных входов мультиплексора образует группу адресных входов блока, первый и второй входы элемента И являются соответственно входом запрета и синхровходом блока, синхровход триггера соединен с первыми установочными входами первого, второго счетчнков и, является входом освобождения и установочным . выходом блока, первый вход записи узла памяти приоритетов является входом записи блока, единичный выход триггера является выходом требования блока, выход несравнения элемента сравнения является выходом переноса блока, нулевой вход триггера соединен с вторыми установочными

2336

12 входами первого, второго счетчиков и является установочным входом блока, при этом в блоке арбитража памяти нулевой выход триггера соединен

5 с третьим входом элемента И, выход которого соединен с синхровходом первого счетчика, с управляющим входом мультиплексора и с входом запуска первого одновибратора, выход которого соединен с входом чтения узла памяти приоритетов и синхровходом элемента сравнения, выход сравнения которого соединен с единичным входом триггера и с входом запуска второго одновибратора, выход которого соединен с вторым входом записи узла памяти приоритетов, первая группа адресных входов которого соединена с группой выходов мультиплексора, вторая группа информационных входов которого соединена с второй группой адресных входов узла памяти приоритетов и с разрядными выходами

25 первого счетчика, выход переноса которого соединен с синхровходом второго счетчика, разрядные выходы которого соединены с первой группой информационных входов элемента сравнения, вторая группа информационных входов которого соединена с группой информационных выходов узла памяти приоритетов.

3. Устройство по п.1, о т л ич а ю m е е с я тем, что узел захвата магистрали содержит регистр, счетчик и триггер, причем счетный, установочный входы счетчика, информационный вход, первый и второй нулевые входы и выход триггера являются соответственно синхровходом, входом запрета, входом требования, входом освобождения, установочным входом и выходом узла захвата ма45 гистрали, при этом информационный выход регистра соединен с информационным входом счетчика, выход переноса которого соединен с синхровходом триггера.

146233б

1462336

Ри8 5

Составитель С.Пестмал

Техред Л.Олийнык

Редактор Т,Порфенова

Корректор З.Лончакова

Заказ 714/48 Тираж 667 Подписное

BHHKIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035 ° Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101