Устройство для формирования интегральных характеристик модулярного кода

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, работающих в непозиционных системах счисления, для выполнения немодульных операций. Цель изобретения - расширение области применения за счет возможности применения в модулярных арифметических устройствах с .плавающей запятой. Устройство содержит входы 1.1, 1.2,..., 1.К (К - число оснований модулярной системы счисления), группу регистров

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 М 7/18

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ ИОМИТЕТ

А0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

flPH ГКНТ .СССР (2 1} 4143352/24-24 (22) 31. 10.86 (46) 07.03.89. Бюл. М 9 (71) Научно-исследовательский институт прикладных физических проблем им. А.H.Ñåâ÷åíêî (72) А.А.Коляда и М.Ю.Селянинов (53) 681.325.53 (088,8) (56) Авторское свидетельство СССР

Ф 1266009, кл. Н 03 М 7/18, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИНТЕГРАЛЬНЫХ ХАРАКТЕРИСТИК МОДУЛЯРНОГО . КОДА

„„Я0„„1464293 А1 (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, работающих в непозиционных системах счисления, для выполнения немодулъных операций. Цель изобретения — расширение области применения за счет возможности применения в модулярных арифметических устройствах с .плавающей запятой. Устройство содержит входы 1. 1, 1.2,..., 1.К (К вЂ” число оснований модулярной системы счисления), группу регистров

1464293 л л

Тк, если Т» с m„, и

Т к шк если Т к если (Т/m,) = О, О, 2. 1, 2.2,. ° .,2.К, элемент 3 задержки, .блоки 4.1, 4.2,...,4.К-1 суммирования вычетов по модулю mq, m» ...,m„, преобразователь 5 интервального индекса, первый 6.1 и второй 6.2 блоки сравнения с порогом, сумматоры 7. 1, 7.2,...,7.К-2, триггер 8, анализаторы 9.1, 9.2,...,9 ° К-1 индексов знаковых чисел, регистр 11, счетчики !

2. 1, 1 2.2,..., 12.К-1, элементы ИЛИ

13. 1, 13.2,..., 13.К-1, элементы

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, работающих в непозиционных системах счисления, для выполнения немодульных операций.

Цель изобретения — расширение области применения за счет возможности применения в модулярных арифмети1О ческих устройствах с плавающей запятой.

На чертеже представлена структурная схема устройства для формирования интегральных характеристик модулярного кода.

Устройство содержит входы 1. 1, 1.2,...,1.К (К вЂ” число оснований модулярной системы счисления), группу регистров 2.1, 2.2,...,2.К, элемент 3 задержки, блоки 4 ° 1, 4.2,..., 4.К-1 суммирования вычетов соответственно по модулям m2» т„ ...,ш„, преобразователь 5 интервального индекса, первый 6.1 и второй 6.2 блоки сравнения с порогом, сумматоры 7.1, 7.2,...,7.К-2, триггер 8, анализаторы 9.1, 9.2, ° ...9.К-1 и 10 индексов знаковых чисел, регистр 11 младшей цифры полиадического кода чисел, счетчики 12.1, 12.2,...,12.К-1 соответственно по модулям m<, ш,,...,m„, элементы ИЛИ 13. 1, 13.2,..., 13.К-1, элементы И 14.1, 14.2,...,14.К-2, группу элементов ИЛИ 15, формирователи 16.1, 16.2,...„ 16.К-1 номера формирующего множителя, выход 17 номера нормирующего множителя, выходы

18. 1, 18.2,..., 18.К симметрического лолиадического кода, выход 19 машинного интервального индекса числа, 40

И 14. 1, 14. 3, ° ., 14. К-2, группу l5 элементов ИЛИ, формирователи 16. 1, 16.2,..., l6.Ê-1 номера нормирукщего множителя, выходы 18. 1, 18.2...,, 18.К симметрического полиадического кода, выход 19 машинного интервального индекса числа, выход 20 интервального индекса, выход 21 симметрической поправки Амербаева, выход

22 поправки Амербаева и выход 23 знака числа устройства. 1 ил.

2 выход 20 интервального индекса, выход 21 симметрической поправки Амербаева, выход 22 поправки Амербаева и выход 23 знака числа.

Элемент 3 задержки представляет собой цепочку из Т = ) log К (последовательно соединенных регистров (через )х 5 обозначается наименьшее целое число, не меньшее х).

Блок 4.i суммирования вычетов по модулю m „ Hc e H eHH (i

1,2,...,К-1) имеет Т-каскадную конвейерную структуру и .реализуется на функциональных преобразователях, регистрах, сумматорах по модулю m,.„ с формированием переполнения, элементе задержки и схеме формирования числа переполнений. Блок 4.i суммирования вычетов имеет i+1 вход.

Преобразователь 5 интервального индекса выполнен на основе постоянного запоминающего устройства, об7 о п„L ладающего емкостью 2 " слов разрядностью 31og m „t: +1 бит. В его

А" память по адресу Т„записывается и набор констант 4I, J, где

J =1, если (Т/тп, ) (О, л

Тке 0,1> ° °,m к 11 m о ПРоиэволь ное натуральное число, выбираемое из условия m q > 2m + К-2.

Первый блок 6.1 сравнения с порогом на своем выходе формирует признак S, = со,, где

1464293 1 л

Ig) = (х д я я ) л 1 >, » = 1 з -з» шз j

О, если х, < m/2,, (12» л л где х =lp2

Вз

5 ш

1 если х, ), ш/2, х - величина, подаваемая на вход первой схемы 6. 1 сравнения, х, !0,1;...,m,-1 ).

Второй блок 6.2 сравнения с порогом на первом и втором своих выходах формирует соответственно призна10 ки 4 и Б =Л Ф, где л

О, если 12 4 (ш. -1)/2, 2

О, если х> 4 (m3-1)/2, л

1, если х > {m>-1) /2, О, если 92+1 ((шз-1) /2, 1, если Р +Х -(ш -1)/2, л Л

О, если >2+ I m-1, 1, если I2 = (ш,-1)/2, и

О, если I (m -1)/2, 15

Ы = л л. и о>

1, если р.2 t I .) m -1

»

2 л

1, если I2 ) (m -1)/2, d> — отрицание булевой величины

dg р е 0»1); — отрицание булевой величины des 20

Хе — величина, подаваемая на вход второй схемы 6 ° 2 сравнения, Х„ е 1 О, Сумматор 7.i (а 2,3 .. ° К-2) реализован на основе постоянного за-, Первый сумматор 7.1 реализован.на поминающего устройства, обладающего ,основе постоянного запоминающего уст- 25 емкостью 2 " Е 7 < 1 сл

Ь »

2 ОВ разриднос ройства, обладающего емкостью 2 » тью Ь; +4 бит (b = g 1 ; ().

)log m >(). В его память по адресу + 2 j <2<" I записывает

1 + 2I> записывается набор величин бор величин л л Л ) сх;.2,д;2, Б;,2,сР;„,» S, )при ). 2,3 ... КЗ

> jig» > 2 сх»»d, S» » Sw при 2 = К2

Л л л где х; = lpga- + 1 lp

S2 = de >Е

1=4,5, ° ° °, S =У.ы

О, если )рк, +I) 4 (шо-1)/2

= 4,5,...,К, S e = +e. е

К 1, S =>1ы

1, если lp к +Ilx (mt>-1) /2 л

О, если P„,+ I 6а (mî 1) /2, при этом если J>к,+ I ) (mo-1)/2, если1р „, +Х1 „Ф ш„-1, если Йе 2. (m<-1)/2» если х е = (me-1) /2»

О, de=

t, A A если 1 р к, +I l »», шо л л

ecru Рк-1+ I - ma 1 °

О, если р,+I <(me-1)/2, 45 (d = если е е, +? ) (m e-1) /2»

1 если к- + I ) шо !»

ДЕ» d e» d и >"- отРиЦаниЯ бУлевых веО, если хе Ф me-1» личин дЕ » дy » d и d соответственно, 5О р;, Е !О»1» ° ° ° »1+1 » ?; 6 (0»1 ° ° ° ° »

1, если хе = me-1 > m;i2-1 j, i = 2» 3, ° ° ° »K-2.

Анализаторы 9.1 () 1,2,...,К-2)

: и 9.К-1 индексов знаковых чисел слуО, если о + 1 с ш -1 >Е-> Е Е » T для формирования соответственно

55 симметРических поправок Амербаева е>>>„

1, если 1 > „+ I e u ша 1», и g по правилам

6.. = S- VS- d. VS

Sj-, j di "" Ss 12.> "° - - > >,, И

htê aV ° ° ° d2 3 ° ° к1464293

Анализатор 9.i индексов знаковых чисел (i 1,2,...,К-1) может быть реализован с помощью i элементов И и (i+1) — входового элемента ИЛИ.

Анализатор 10 индексов знаковых ,чисел по своей структуре аналогичен анализатору 9.i индексов знаковых чисел и служит для формирования поправки Амербаева!

Формирователь 16 ° i номера норми рующего множителя (i = 1,2,...,К-1) реализуется на основе постоянного запоминающего устройства, обладающего емкостью 2 " слов разрядHocTbIo 31og )log m М „.,(Гбит. В

Ь;

его память по адресу х; + 2 х;„ записывается величина

30

1 =)1o (- 1, М, ) x",+x;„m,.I „, 1 (S — основание характеристики, М „, =

К-1 1-1

Пm;,М;=Пm,М,=1 о х, если х < (m -1) /2, 35

40 х,.-m,, если х (m -1) /2, х а (0,! ... m„-1).

Устройство для формирования интегральных характеристик модулярного 45 кода работает следующим образом.

Молулярный код (х„, х,...,х ) исходного числа Х е (-М, -М+1, М-1), где Х; = 1Х!,„.(i = 1,2,.. °,К), М m М„„М„,= П m. (через !Ylp .50

J обозначается наименьший неотрицательный вычет, сравнимый с величиной Y по модулю р), через входы 1.1, 1.2, ..., 1.К устройства принимается в регистры 2.1, 2.2,...,2.К, после чего начинается операция формирования интегральных характеристик модулярного кода числа Х. в= svs,, чь„г„гч .. vs 8, На выходе элемента И !4.i форми руется двузначная величина 15 (!. j = i fag + J ° - ° k-r ,где ), и 9,- величины, формируемые на первом и втором выходах, j-ro элемента ,ИЛИ (q = 1,2,...,Ê-!); — отрицание булевой вели-! чины

На первом такте работы остатки х, х,...,х „ c выходов регистров .2. 1, 2.2,...,2.i подаются на соответствующие входы блока 4.i-1 суммирования вычетов по модулю m,. (i 2, 3,...,К), который начинает вычисление величин 1 .(Х) и р.(Х):

Z (X) =! 2 R,, (X )I m,, \

К(X) = tm. K R, (3tj)1, 1 где R,.;(X,.) - — )И, "Х / т.), J

М;= M;)mj, I

П -m р, Е

Кроме того, вычет х „с выхода первого входного регистра 2.1 поступает в элемент 3 задержки.

По истечении Т-ro такта работы устройства на первом и втором выходах блока 4.i-1 суммирования вычетов по модулю m; (i 2,3,...,К) появятся величины I .(х) и р,(х); в это.же время остаток ), появится на выходе элемента 3 задержки.

На (Т+1)-м такте остаток Х,, совпадающий с первой цифрой х, симметрического полиадического кода числа

Х, с выхода элемента 3 задержки передается в регистр 11, а также поступает на вход блока 6. 1, на выходе которого формируется признак S,.

Величина X (Õ), представляющая собой л оценку хе второй цифры х симметрического полиадического кода числа Х, с первого выхода блока 4.1 суммирования вычетов по модулю m< поступает на вход второго блока 6.2, а также передается в счетчик 12. 1 по модулю

m через информационный его вход, на счетный вход счетчика 12.1 с выхода блока 6.1 поступает величина S,. На первом и втором выходах блока 6.2 формируются соответственно признаки

4 и 52 Величины у;, (Х) и I; (X) с второго выхода блока 4.i-2 суммирования вычетов по модулю m;», и первого выхода блока 4.i-1 суммирования вычетов по модулю m,. поступают соответственно на первый и второй входы сумматора 7.i-2 (i = 3,4,...,К), который, суммируя по модулю m . вход-! ные вычеты, находит оценку х; =

= ) у,, (Х) + I; (X) „„, i"é цифры х,. симметрического полиадического кода числа Х, а также формирует признак:

1464293

S39 Вэ "Р"

3, = 4,5,..., К-1, = К.

Д, S, о,,S npu

16

30

На (2.1)-й и (2.1+1)-й входы ана- лизатора 9.j индексов знаковых чисел подаются соответственно признаки

d g.,H S g+ с второго и третьего выходов сумматора 7.1-1 (3 = 2,3,..., . К-2; 1 = 2,3,...,j). На (2.1)-й и (2.1+1)-й входы анализатора 9.К-1 индексов знаковых чисел подаются со«« ответственно признаки l3 p,< S g с второго и третьего выходов сумматора 7.1-1 (j = 2,3,...,К-2), а на (2.К-2)-й и (2.К-1)-й входы анализатора 9.К-1 индексов знаковых чисел подаются соответственно признаки и S с второго и третьего выходов сумматора 7.К-2. На первый, второй и третий вход анализатора 9.i (i

1,2, ° ..,К-1) индексов знаковых чи.сел подаются соответственно признаки.

S,, а и S с выхода блока 6.1, первого и второго выходов блока 6.2.

На первый вход анализатора 10 индексов знаковых чисел с четвертого выхода сумматора 7 ° 1 поступает признак S, а на (2.j-2)-й и (2.j-1)-й входы подаются соответственно призна.. ки d, и S, с четвертого и пятого выходов сумматора 7;) (1 = 2,3,..., К-З), на (2.К-6)-й и (2.К-5)-й входы анализатора 10 индексов знаковых чисел подаются соответственно признаки / и S с четвертого и пятого выхо дов сумматора 7.К-2. Анализатор 9.j индексов знаковых чисел (j = 1,2,..., К-2) формирует симметрическую поправку Амербаева В .,(Х), которая с выхода анализатора 9.j знаковых чисел поступает на счетный вход счетчика

12.j+1 на информационный вход которого с первого выхода сумматора 7 ° j поступает оценка х;„ (+2)-й цифры х, симметрического полиадического кода числа Х. В результате коррекции сбответствующих оценочных значений в счетчике 12.j+1 будет получена ()+2)-я цифра х;,. = х; +

+ 8, (Х)I симметричного поли3+ 1 м 142 адического кода числа Х.

На выходах анализаторов 9.К-1 и

10 знаковых чисел будут сформированы соответственно симметрическая поправка Амербаева 6 (Х) и поправка Амербаева 8 (Х) . Одновременно с этим на л

8 (Т+1)-м такте величина Е „(Х) с выхода блока 4.К-1 суммирования вычетов по модулю ш„ поступает на вход преобразователя 5 интервального индекса, который на первом и втором своих выходах сформирует соответственно величины Е(Х) и Л(Х). Величина 3(Х) с второго выхода преобразователя 5 интервального индекса иоступает на единичный вход триггера 8, на счетный вход которого с выхода анализатора 10 индексов знаковых чисел подается величина e(X) в результате на выходе триггера 8 формируется знак числа S(X) = 1 Е(Х) + 8(Х)1, Полученные интегральные характеристики исходного модулярного кода х-, х-„ ..., х-„ Е„(Х), Е(Х), e (X), 8(Х) и S(X) снимаются соответственно с выходов 18.1, 18.2,..., 18.К, 19, 20, 21, 22 и 23 устройства.

На (Т+2)-м такте работы устройства содержимое х;,„ счетчика 12.j (j = 2,3,. ° .,К-1) подается на вход элемента ИЛИ 13.), а на первый и второй входы первого элемента

ИПИ 13.1 поступают соответственно величины х, и х с выходов регистра

11 младшей цифры полиадического кода и счетчика 12.1 по модулю ш . На прямом и инверсном выходах j-го элемента ИЛИ 13.j (j = 2,3,...,К-1) сформируются соответственно величны 1.и 7., а на выходе,i-ro элемен35 та И 14.i (i = 1,2,...,К-2) появит° ) ° ся двузначная величина r ; V; ° 9» ° которая подается на управляющий вход i-ro формирователя

4 16.i номера нормирующего множителя.

Выходная величина „ „ элемента

ИЛИ 13.К-1 подается на управляющий вход формирователя 16.К-1 номера нормирующего множителя. На первый и

45 втоРой инфоРмационные входы первого формирователя 16.1 с выходов регистра 11 и счетчика 12.1 по модулю ш подаются соответственно величины х, и х, а на первый и второй информационные входы формирователя 16.ь с выходов счетчиков 12.i и 12.ь+1 подаются соответственно вычеты х и х, (i = 2,3,...,К-1). Так как среди булевых величин „,, „ единичное значение может принимать лишь одна из них (обозначим ее номер через r e (1,2,...,К-1, то ненулевая информация (номер 1,„нормирующего множителя) появится на вы- .

1464293

9 ходе лишь формирователя 16.r. В результате на выходе группы элементов

ИЛИ, а следовательно, на выходе 17 устройства будет получен искомый номер нормирующего множителя, и на

5 этом устройство для формирования ин-, тегральных характеристик модулярного кода свою работу заканчивает.

Таким образом, включение в состав предлагаемого устройства элементов

И и ИЛИ, а также формирователей номера нормирующего множителя позволяет наряду с формированием наиболее употребительных интегральных характеристик модулярного када. определять номер множителя, умножение на кото рый исходного числа приводит к его нормализации. Это дает возможность применять описанный .формирователь интегральных характеристик в модулярных арифметических устройствах конвейерного типа с плавающей запя, той. Отметим, что так же, как и в

1 ! прототипе, входные данные в предла- 25 гаемое устройство могут поступать ежетактно, благодаря чему обеспечивается высокая пропускная способ;ность.

30, Формула изобретения (Устройство для формирования интегральных характеристик модулярного кода, содержащее К регистров, объединенных в группу, К вЂ” число моду35 лей системы счисления, входы которых являются входами устройства, выход первого из К регистров группы соединен с первыми входами блоков

40 суммирования вычетов по модулю m (i = 2,3,...,К) и входом элемента задержки, вьгход которого подключен к входу регистра, выход j-го регистра группы подключен к j--му входу блока суммирования вычетов по модулю

m ° (j= 2ô,3ф . ° ° ФФфK); i =) ° 3+1 ф ° ь<,фK), первый выход блока суммирования вычетов по модулю m,. и второй выход блока суммирования вычетов по модулю

m, соединены соответственно с пер5G

i+i вым и вторым входами (i-1)-го сумматора (i = 2,3,. ° .,К-1), первый, второй и третий выходы i-го сумматора подключены соответственно к информационному входу счетчика по модулю

m,, К (2.i+2) му и (2.i+3)-му входам j-rn анализатора индексов знаковых чисел (j = 2,3„...,Е-1, 1,2,...,1 — 1), четвертый выход первого сумматора соединен с первым входом К-ro анализатора индексов знаковых чисел, четвертый и пятый выходы i-ro сумматора подключены соответственно к (2.i-2)-му и (2.i-1)— му входам К-ro анализатора индексов знаковых чисел, выход i-ro анализатора индексов знаковых чисел подключен к счетному входу счетчика по модулю m (i = 1,2,...,К-2), о т— л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет воэможности применения в модулярных арифметических устройствах с плавающей запятой, в него введены блоки сравнения с порогом, триггер, К- 1 элемент ИЛИ, К-2 элемент И, группа элементов ИЛИ, К-1 формирователь номера нормирующего множителя и преобразователь интервального индекса, вход которого подключен к выходу блока суммирования вычетов по модулю

m а первый выход — к единичному входу триггера, счетный вход которого подключен к выходу К-ro анализатора индексов знаковых чисел, вход первого блока сравнения с порогом подключен к выходу элемента задержки, а выход — к соответствующему входу первых (К-1)-ro анализаторов индексов знаковых чисел и счетному входу счетчика по модулю гп.2, вход второго блока сравнения с порогом соединен с вторым выходом сумматора по модулю ш, первый и второй выходы второго блока сравнения с порогом соединены соответственно с соответствующими входами первых (К-1)-го анализаторов индексов знаковых чисел, первые и вторые входы первого элемента

ИЛИ подключены соответственно к выходам регистра и выходам счетчика по модулю т, входы i-го элемента ИЛИ подключены к выходам счетчика по модулю m (i = 2,3,...,К-1), выход первого элемента ИЛИ соединен с первым входом первого элемента И, прямой выход i-ro элемента ИЛИ соединен с первым входом i-ro элемента И (i = 2,3,...,K-2), инверсный выход

i-ro элемента ИЛИ подключен к (i-j+1)-му входу j-ro элемента И (i = 23,...,К1; j = 1,2,..., i-1), первые и вторые информационные входы первого формирователя номера нормирующего множителя соединены соответственно с выходами регистра и

14642

Составитель О. Неплохов

Техред Л.Олийнык Корректор И.Муска

Редактор С.Пекарь

Заказ 833/58 Тираж 879 - Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб, д. 4/5

Производственно-издательский комбинат "Патент", r.Óærîðîä, ул. Гагарина,101 счетчика по модулю m<, первые и вторые информационные входы i-го форми рователя номера нормирующего умножителя соединены соответственно с выхо5 дами счетчиков по модулю m; и m, (i = 2,3,...,К-1), выходы элементов

И подключены к управляющим входам соответствующих формирователей номера нормирующего множителя, прямой 1О выход (К-1)-ro элемента ИЛИ подключен к управляющему входу (К-1)-ro формирователя номера нормирующего множителя, выходы одноименных разрядов формирователей номера нормирующе- 15 го множителя подключены к соответствующим входам соответствукицего элемента ИЛИ группы, выход которого яв93

l2

l ляется выходом соответствукицего разряда номера нормирующего множителя, выходы регистра и счетчиков но модулям m, m»...- ш„, выход блока суммирования вычетов по модулю ш„, второй выход преобразовтеля интервального индекса, выход (К-1)-го и

-ro анализатора индексов знаковых чисел, выход триггера являются соответственно выходами симметрического полиадического кода, выходом машинного интервального индекса, выходом интервального. индекса, выходом симметрической поправки Амербаева, выходом поправки Амербаева и выходом знака устройства.