Арифметико-логический модуль
Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных ЭВМ, а также в устройствах автоматики. Целью изобретения является упрощение устройства за счет сокращения количества выводов. Арифметико-логический модуль содержит три группы настроечных входов 1-3, шесть мультиплексоров 4-9, вход 10 функционального переноса влево, вход 11 функционального переноса вправо, два информационных входа 12 и 13, тактовый вход 14, два д-триггера 15 и 16, два информационных выхода 17 и 18, два выхода 19 и 20 функционального переноса влево, два выхода 21 и 22 функционального переноса вправо. На группы настроечных входов модуля подается двоичный код, задающий вид реализуемой операции над двумя операндами, один из которых записан в соответствующем д-триггере, а другой поступает с информационного входа модуля. Арифметико-логический модуль позволяет реализовать 2<SP POS="POST">32</SP> различных арифметико-логических операций над двумя операндами, каждая из которых выполняется за один такт работы устройства. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ОПИСАНИЕ ИЗОБРЕТЕНИЯ H А BTOPCKOMV СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ ПРИ ГКНТ СССР (2 1) 4354840/24-24 (22) 04.01.88 (46) 15,08.89. Бюл. Р 30 (71) Пермский политехнический институт (72) Л.Ф.Викентьев, В.А.Гофман, А.А.Клюкин и О.Л.Лепихина (53) 68 1.3 (088.8) (56) Зарубежная электронная техника, М.: ЦНИИ "Электроника", 1977, В 9, с. 19-21. Авторское свидетельство СССР В 842789, кл. G 06 Г 7/00, 1979. „„SU„„1501032 A 1 2 (54) АРИФМЕТИКО-ЛОГИЧЕСКПЙ МОДУЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных ЭВМ, а также в устройствах автоматики. Целью изобретения является упрощение устройства за счет сокращения количества выводов. Арифметико-логический модуль содержит три группы настроечных входов 1-3, шесть мультиплексоров 4-9, вход 10 функционального переноса влево, вход 11 функционального пере3 1501032 носа вправо, два информационных входа 12 и 13, тактовый вход 14, два D-триггера 15 и 16, два информационных выхода 17 и 18, два выхода 19 и 20 функционального переноса влево, 5 два выхода ?1 и 22 функционального переноса вправо. На группы настроечных входов модуля подается двоичный код, задающий вид реализуемой операции над двумя операндами, один иэ которых записан в соответствующем D-триггере, а другой поступает с информационного входа модуля. Арифметико-логический модуль позволяет реали-. зовать 2 различных арифметико-лонг гических операций над двумя операндами, каждая из которых выполняется за один такт работы устройства. 1 ил. Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных 3ВМ, а также в устройствах автоматики. 20 Цель изобретения — упрощение модуля за счет сокращения количества выводов. На чертеже представлена функциональная схема арифметико-логического 25 модуля. Модуль содержит три группы настроечных входов 1-3, шесть мультиплексоров 4-9, вход 10 функционального переноса влево, вход 11 функционального 30 переноса вправо, два информационных входа 12 и 13, тактовый вход 14, два D-триггера 15 и 16, два информационных выхода 17 и 18, два выхода 19 и 20 функционального переноса влево, два выхода 21 и 22 функционального переноса вправо. Арифметико-логический модуль работает следующим образом. Двоичный код, подаваемый по трем 40 группам настроечных входов 1 — 3, задает вид реализуемой операции над двумя операндами, один из которых записан в D-триггерах 15 и 16, а второй установлен на информационных .вхо- 45 дах 12 и 13. На выходах мультиплексоров 7 и 8 формируются сигналы, определяющие cooTB TcTBeHHQ нулевой и первый разряды кола результата опеРации. При этОм i-A Разряд Результата (нулевой или первый) является переключательной функцией четырех аргументов: сигнала с первого информационного выхопа 17 мопуля или с втоРого информационного выхопа 18 мопуля, сигнала с вхопа 10 Функционального переноса влево или с выхода мультиплексора 9, сигнала с первого информационного входа 12 модуля или сигнала с второго информационного входа 13 модуля и сигнапа функционального переноса вправо, поступающего с выхода мультиплексора 6 или с входа 11 функционального переноса вправо. Вид этой функции определяется двоичным кодом, подаваемым на третью группу настроечных входов 3 модуля. Одновременно на выходах мультиплексоров 9 и 5 формируются сигналы функционального переноса из нулевого разряда соответственно влево или вправо, которые затем поступают на первый выход 19 функционального переноса влево и на первый выход 21 функционального переноса вправо.. Аналогично на выходах мультиплексоров 4 и 6 формируются сигналы функционального переноса из первого разряда влево и вправо, которые поступают соответственно на второй выход 20 функционального переноса влево и на второй выход 22 функционального переноса вправо. Сигналы функционального переноса влево из х-го разряда являются переключательной функцией трех аргументов: сигнала с первого информационного выхода 17 модуля или с второго информационного выхода 18 модуля, сигнала с первого информационного входа 12 модуля или с второго информационного входа 13 модуля и сигнала функционального переноса и i-го разряда, поступающего с входа 10 функционального переноса влево или с выхода мультиплексора 9. Сигналы функционального переноса вправо из i-ro разряда являются переключательной функцией трех аргументов: сигнала с первого информационного выхода 17 модуля или с второго информационного выхода 18 модуля, сигнала с первого информационного входа 12 модуля или с второго инфор1032 5 150 мационного входа 13 модуля и сигнала функционального переноса вправо из i-ro разряда, поступающего с выхода мультиплексора 6 или входа. 11 функционального переноса вправо. Вид этих функций определяется двоичными кодами, подаваемыми по первой и второй группам настроечных входов 1 и 2 устройства. По фронту тактового импульса происходит запись кода результата операции с выходов мультиплексоров 7 и 8 D-триггеры 15 и 16 соответственно. Значение полученного кода подается на первый и второй информационные выходы 17 и 18 модуля. Код, записанный в D-триггерах 15 и 16, остается неизменным до прихода следующего тактового импульса. Арифметико-логический модуль 32 позволяет реализовать 2 различных арифметико-логических операций над двумя оперендами, каждая иэ которых выполняется за один такт работы устройства. Формула и з обретения е Арифметико-логический модуль, содержащий шесть мультиплексоров, причем информационные входы первого и второго мультиплексоров соединены с настроечными входами первой группы модуля, настроечные входы второй группы которого соединены с информационными входами третьего и четвертого мультиплексоров, вход функционального перекоса влево модуля соединен с первым управляющим входом первого мультиплексора, второй управляющий вход которого соединен с первым управляющим входом третьего мультиплексора и с первым информационным входом модуля, выход первого мультиплексора соединен с первым выходом функциональ ного переноса влево модуля и первым управляющим входом второго мультиплексора, выход которого соединен с вторым выходом функционального пере— носа влево модуля, вход функционального переноса вправо которого соединен с первым управляющим входом четвертого мультиплексора, второй уп10 l5 45 равляющий вход которого соеди нен с вторым управляющим входом вт рого мультиплексора, третий управляющий вход которого соединен с ч ретьим управляющим входом четвертого мультиплексора и вторым информационным выходом модуля, выход четвертого мультиплексора соединен с вторым управляющим входом третьего мультиплексора, третий управляющий вход которого соединен с третьим управляющим входом первого мультиплексора, выход третьего мультиплексора соединен с первым выходом функционального переноса вправо модуля, выход четвертого мультиплексора соединен с вторым выходом функционального переноса вправо модуля, отличающийся тем,что, с целью упрощения, он содержит два D-триггера, причем тактовые входы D-триггеров соединены с тактовым входом модуля, информационный вход первого D-триггера соединен с выходом пятого мультиплексора, информационные входы которого соединены с настроечными входами третьей группы модуля и информационными входами шестого мультиплексора, выход которого соединен с информационным входом второго D-триггера, первый и второй управляющиее вх оды пя тог о мул ьтипл екс ор а соединены соответственно с вторым и первым управляющими входами первого мультиплексора, третий управляющий вход которого соединен с третьим управляющим входом пятого мультиплексора, с выходом первого D-триггера и первым информационным выходом модуля, второй информационный выход которого соединен с выходом второго D-триг. гера, третьим управляющим входом второго мультиплексора и первым управляющим входом шестого мультиплекссра, второй и третий управляющие выходы которого соединены соответственно с вторым и первым управляющими входами второго мультиплексора, четвертый управляющий вход шестого мультиплексора соединен с первым управляюшим входом четвертого мультиплексора, р- ход которого соединен с четвертым управляющим входом пятого мультиплексора..
