Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в системах приема дискретной информации. Цель изобретения - расширение области применения за счет формирования конца массива по адресному принципу. Устройство содержит накопитель 1, счетчик 2, регистр 3, блок сравнения 4, элементы И 5, 6, триггеры 7, 8, информационные входы 9, вход 10 обращения, вход записи-чтения 11, вход 12 синхронизации, выход 13 указывателя конца массива, информационные выходы 14. В устройстве сигнал "КМ" является однозначным сигналом, он формируется по адресному признаку, не связан с нулевым положением адресного счетчика, не требует дополнительного логического анализа. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

as> SU ou

А1 (1) С 11 С 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И О 7"НРЫТИЯМ

ПРИ ГННТ СССР (21) 4372955/24-24 (22) 01.02.88 (46) 15.03.90. Бюл. 77 10 (72) Л.В.Друзь (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

Р 1163359, кл. 6 11 С 19/00, 1985.

Авторское свидетельство СССР

В 1111202, кл. G 06 Г 12/00, 1984. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть ис-пользовано в системах приема и передачи дискретной информации. Цель

2 изобретения — расширение области применения эа счет формирования конца массива по адресному принципу.

Устройство содержит накопитель 1, счетчик 2, регистр 3, блок сравнения 4, элементы И 5, 6, триггеры 7, 8, информационные входы 9, вход 10 обращения, вход записи-чтения 17 вход .12 синхронизации, выход 13 указателя конца массива, информационные выходы 14. В устройстве сигнал "КМ" является однозначным сигналом, он формируется по адресному признаку, не связан с нулевым положением адресного счетчика, не требует дополнительного логического анализа. 2 ил.

1550585

Изобретение относится к вычисли1 тельной технике и может быть исполь зовано в системах приема и передачи ! дискретнои информации.

Цель изобретения — расширение области применения за счет формирования конца массива по адресному принципу.

На фиг. 1 приведена блок-схема устройства; на фиг. 2 — временные диаграммы его работы.

Устройство содержит накопитель 1; счетчик 2, регистр 3, блок 4 срав,нения, элементы И 5 и 6„ триггеры 7 ( и 8, информационные входы 9, вход 10, обращения, вход 11 записи-чтения, 1 вход 12 синхронизации выход 13 укаУ, зателя конца массива, информационные

1 выходы 14.

Устройство работает следующим образом.

В исходном состоянии счетчик 2, регистр 3, триггеры 7 и 8 обнулены (цепи начальной установки не пока, заны). Режим записи задается потенциальным сигналом низкого уровня по входу 11 устройства, при этом эле мент И 5 закрыт. После этого по входу 9 подаются данные, а по входу ,10 — импульсы сопровождения, обеспечивающие запись данных в накопитель по адресу, задаваемому счетчиком 2.

Запись информации производится по

1 фронту импульса на входе 10, а счетчик 2 изменяет свое состояние по срезу этого импульса. По окончании записи устройство переводится в режим чтения путем подачи потенциального сигнала высокого уровня по входу 11 устройства. По фронту этого сигнала содержимое счетчика 2 — конечный адрес записанного массива — переписывается в регистр 3. Кроме того, этот сигнал подается на D-вход триггера 8 подготавливает к открыванию элемент И 5. Посла записи конечного адреса в регистр 3 коды на первых и вторых входах блока 4 сравнения совпадают и он формирует сигнал ссвпадения, который подается на D-вход триггера

7 и вход элемента И 6. Текущий тактовый импульс устанавливает в единичное состояние триггер 7, который открывает элемент И 5 и этот же тактовый импульс устанавливает счетчик 2 в нулевое состояние. После этого сигнал на выходе блока 4 сравнения снимается и триггер 7 устанавливает5

35 ся в нулевое положение очередным тактовым импульсом, тем самым закрывая элемент И 5. После установки режима чтения по входу 11 устройства внешнее устройство подает импульсы чтения по входу 10. Первый импульс по входу 10 устанавливает в единичное состояние триггер 8, который подготавливает к открыванию элемент И 6.

Считываемые данные из накопителя 1 подаются на информационные выходы 14 устройства, а адреса ячеек накопителя задаются также счетчиком 2, который аналогично изменяет свое состояние по срезу импульса чтения. При этом текущее состояние счетчика 2 непрерывно сравнивается с содержимым регистра 3 с помощью блока 4 сравнения. После считывания последнего слова массива коды счетчика 2 и регистра 3 совпадают и блок 4 формирует сигнал совпадения. Этот сигнал через элемент И 6 выдается на выход 13 устройства в виде импульса сигнала конец массива (KM") и подается на

D-вход триггера 7 ° Текущий тактовый импульс устанавливает триггер 7 в единичное состояние, и аналогично описанному тактовым импульсом с выхода элемента И 5 счетчик 2 устанавливается в исходное состояние. При этом снимается сигнал с выхода блока

4 сравнения и с выхода элемента И 6, а триггер 7 устанавливается в исходное состояние. Устройство готово к выполнению повторного цикла чтения либо к циклу записи.

Формула изобретения

Буферное запоминающее устройство, содержащее накопитель, информационные входы которого являются одноименными входами устройства, входы обращения и записи-чтения накопителя являются соответствующими входами устройства, выходы накопителя — информационными выходами устройства, счетчик, первый и второй триггеры, первый и второй элементы И, о т л ич а ю щ е е с я тем, что, с целью расширения .области применения устройства за счет формирования конца массива по адресному принципу, в него введены регистр и блок сравнения, вход обращения устройства соединен с входами синхронизации первого триггера и счетчика, выходы которого соеди1550585 д.г

Составитель Ю.Сычев

Редактор Е.Конча Техред М.Ходанич

Корректор Э.Лончакова

Заказ 277 Тираж 482 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул; Гагарина, 101 иены с адресными входами накопителя, входами первой группы блока сравне- . ния и информационными входами регистра, выходы которого соединены с входами второй группы блока сравнения, выход которого соединен с первым входом первого элемента И и информационным входом второго триггера, вход синхронизации которого соединен с первым входом второго элемента И и является входом синхронизации устройства, второй вход второго элемента И

CY 2

RCr 3

1в.8

Р.7

Ьир

И5

Иб соединен с прямым выходом второго триггера, третий вход второго элемента И соединен с входом синхронизации регистра, информационным входом первого триггера и входом записи-чтения устройства, прямой выход первого триггера соединен с вторым входом первого элемента И, выход которого является выходом указателя конца массива у1тройства, выход второго элемента И соединен с входом установки в "О." устройства.