Устройство последовательных приближений

 

Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых преобразователях и в вычислителях, работающих по методу последовательного приближения. Целью изобретения является повышение быстродействия устройства за счет формирования на каждом шаге приближения значений двух двоичных разрядов выходного кода. Для достижения этой цели устройство содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 5, счетчик 6, дешифратор 7 и три мультиплексора 8 - 10. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„.Я0„„1571756

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4378588/24-24 (22) 28.12.87 (46) 15.06.90. Бюл. а- 22 (72) С.П.Леухин (53) 681.327.66 (088.8) 17

Г ОСУДАРСТВЕККЫЙ КОМИТЕТ

fl0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (56) Авторское свидетельство СССР

У 1322458, кл. Н 03 К 17/62, 1987, Популярные цифровые микросхемы:

Справочник. M. Радио и связь, 1987, с. 114-119, рис. 1.81, (54) УСТРОЙСТВО ПОСЛЕДОВАТЕЛЬНЫХ

ПРИБЛИЖЕНИЙ (51)5 H 03 К 17/62, G 11 С 19/00

2 (57) Изобретение относится к вычис- лительной технике и может быть использовано в аналого-цифровых преобразователях и в вычислителях, работающих по методу последовательного приближения. Целью изобретения является повышение быстродействия устрой" ства за счет формирования на каждом шаге приближения значений двух двоичных разрядов выходного кода. Для достижения этой цели устройство содержит два элемента ИСКЛ!0ЧМОЩЕЕ ИЛИ 4 и 5, счетчик 6, дешифратор 7 и три мультиплексора 8 — 1О, 1 ил.

1571756

15.(Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых преобразователях и в вычислителях, работающих по методу последовательного приближения.

Целью изобретения является повышение быстродействия устройства за счет формирования на каждом шаге 10 приближения значений двух двоичных, разрядов выходного кода.

На чертеже приведена схема устройства.

В качестве примера рассмотрено 8- разрядное устройство. !

Устройство содержит восемь D-триггеров 1, элемент И 2, блок 1 управле ния 3, первый 4 и второй 5 элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик 6, дешифра- 20 тор 7, три мультиплексора 8-10. На (.

;чертеже показаны также три информационных входа 11-13 устройства осЭ новная 14 и три дополнительные 15-17, группы информационных выходов, такто- 25 вый вход 18, вход запуска 19 и выход конца цикла 20 устройства.

Работа устройства начинается с приходом на вход 19 сигнала запуска, по которому блоком управления 3 вна-. 30 чале формируется сигнал на втором выходе, устанавливающий счетчик 6 в .начальное состояние, а затем начинают действовать тактовые сигналы на первом выходе блока управления 3.

После установки .счетчика 6 в начальное состояние на выходах 15-17 мультиплексоров 8- 10 формируются коды первого шага приближения соответственно 10111111, 01111111 и 00111111, В зависимости от результата сравнения (блоки сравнения не показаны) на информационных входах 11-13 устройства может быть одна из четырех кодовых комбинаций: 111, 011, 001 и 000. С 45 помощью элементов 4 и 5 ИСКЛЮЧАЮЩЕЕ

ИЛИ íà D-входах каждой пары D-триггеров 1 формируются кодовые комбинации

11, 10, 01 и 00 соответственно. При действии первого тактового сигнала возбуждается первый выход дешифратора

7 и полученная кодовая комбинация записывается в первую пару D-триггеров, после чего (по заднему фронту тактового сигнала) срабатывает счетчик 7, изменяется код на его выходах и на выходах мультиплексоров 8-10 устанавливаются коды второго шага приближения соответственно ХХ101111, ХХ011111, ХХ001111 (состояния старших раэрядон

ХХ определяются состояниями вйходов триггеров первой пары). Работа устройства на втором и последующих шагах приближения аналогична описанной. В данном случае (для 8-разрядного устройства) работа заканчивается после действия четвертого тактового сигнала.

По переднему фронту этого сигнала в последнюю пару триггеров 1 записывается результат приближения, а по заднему фронту срабатывает счетчик 6, при этом на выходе элемента И 2 (выход 20) формируется сигнал конца цикла. Этим же сигналом блок управления 3 устанавливается в исходное состояние.

Новый цикл последовательного приб= лижения инициируется сигналом запуска на входе 19.

Формула изобретения

Устройство последовательных приближений, содержащее вос .. D-тригг:=ров, выходы которых являются основными информационными выходами устройства, элемент И и блок управления, первый и второй входы которого являются соответственно .тактовым входом и входом запуска устройства, о т л и— ч а ю щ е .е с я тем, что, с целью повышения быстродействия устройства, она содержит первый и второй элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик, дешифратор и три мультиплексора, причем первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является первым информационным входом устройства, второй вход соединен с

D-входами нечетных D-триггеров и является вторым информационным входом устройства, а выход соединен с первым входом второго елемента ИСКЛЮЧА10ЩЕЕ

HJIH второй вход которого является третьим информационным входом устройства, а выход соединен с D-входами четных D-триггеров, первый выход блока управления подключен к счетному входу счетчика и к синхровходу дешифратора, а второй вход — к входу сброса счетчика, выходы счетчика соединены с информационными входами дешифратора, управляющими. входами мультиплексоров и входами элемента И, выход которого соединен с третьим входом блока управления и является выходом конца цикла устройства, первый, второй, третий и четвертый выходы дешифратора соединены соответственно

Составитель А.Дерюгин

Техред М.Дидык Корректор А.Обручар

Редактор Н.Горват

Заказ 1521 Тираж 673 Подписное

ВНИИПИ Государственного комитета по .изобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж-35,,Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðoä, ул. Гагарина,!01

15 с С-входами первого и второго, третьего и четвертого, пятого и шестого, седьмого и восьмого В-триггеров, вы- ходы. первого и второго D-триггеров соединены соответственно с первым и вторым входами второй, третьей и четвертой групп информационных входов мультиплексоров, выходы третьего и четвертого D-триггеров соединены соответственно с третьим и четвертым входами третьей и четвертой групп информационных входов мультиплексоров, выходы пятого и шестого D-триггеров соединены соответственно с пятыми и шестыми входами четвертой группы информационных входов мультиплексоров, второй, четвертый, шестой и восьмой входы соответственно первой, второй, третьей и четвертой групп информационных входов первого

71756 d мультиплексора,.первый, третий, пятый и седьмой входы соответственна первой, второй, третьей и четвертой групп инФормационных входов второго мультиплексора и первый и второй, третий и четвертый, пятый и шестой и седьмой и восьмой входы соответственно первой, второй, третьей и четвертой групп информационных входов третьего мультиплексора являются входом логического нуля устройства, другие входы каждой группы информацион" ных входов каждого мультиплексора являются входом логической единицы устройства, выходы первого, второго и третьего мультиплексоров являются соответственно дополнительными информационными выходами первой, второй

20 и третьей групп устройства.