Устройство управления памятью

 

Изобретение относится к вычислительной технике и может быть использовано для управления памятью в системах управления базами данных. Цель изобретения является повышение быстродействия. Устройство содержит дешифратор 1 адреса, блок 2 памяти, шинный формирователь 3, мультиплексор 4, счетчики 5 и 6, триггеры 7 - 9, регистр 10, схемы 11 и 12 сравнения, генератор 13 импульсов, элементы И 14-17, элемент ИЛИ 18, одновибраторы 19 - 21, элементы 22-25 задержки, информационный вход-выход 26, входы чтения 27 и записи 28 устройства, адресный вход 29 устройства, выходы количества записанных данных 30, задания режима функционирования памяти устройства 31, информационный выход 32 устройства. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1580374 (1) G 06 F 12/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4606642/24-24 (22) 17,11, 88 (46) 23.07,90, Вюл. М - 27 (72) С.Ф,Тюрин

{53) 681,325 (088„8 ) (56) Авторское свидетельство СССР

Ф 1322292, кл, G 06 F 12/00, 1986, Авторское свидетельство СССР

К 1447158, кл . G 06 F 13/00, 1987. (54) УСТРОЙСТВО УПРАВЛЕНИЯ ПАМЯТЬЮ (57) Изобретение относится к вычислительной технике и может быть использовано для управления памятью в системах управления базами данных, Целью изобретения является повышение

2 быстродействия, Устройство содержит дешифратор 1 адреса, блок 2 памяти, шинный формирователь 3, мультиплексор 4, счетчики 5 и 6, триггеры 7 - 9 регистр 10, схемы 11 и 12 сравнения, генератор 13 импульсов, элементы

И 14-17, элемент ИЛИ 18, одновибраторы 9 — 21, элементы 22 — 25 задерж1 и, информационный вход-выход 26, входы чтения 27 и записи 28 устройства, адресный вход 29 устройства, выходы количества записанных данных

30, задания режима функционирования памяти .устройства 31, информационный выход 32 устройства, 1 ил. 3

1580374

Изобретение относится к вычислительной технике и может быть использовано для управления памятью в системах управления базами данных.

Целью изобретения является повьппение быстродействия.

На чертеже представлена функциональная схема устройства.

Устройство содержит дешифратор 1 10 адреса, блок 2 памяти, шинный формирователь 3, мультиплексор 4, счетчики 5 и б,.триггеры 7 — 9, регистр 10 схемы 11 и 12 сравнения, генератор

13 импульсов, элементы И 14 — 1.7, 15 элемент ИЛИ 18, одновибраторы 19 — 21 элементы 22 — 25 задержки, информационный вход-выход 26, вход 27 чтения вход 28 записи устройства, адресный вход 29 устройства, выход 30 количест-10 ва записанных данных устройства, выход 31 задания режима функционирования памяти устройства и информационный выход 32 устройства, Устройство работает следующим об- 25 разом.

В режиме записи информации реализу- . ется дисциплина локального формирова ния в блоке 2 памяти только неповторя-30 ющейся информации. При этом на адресные входы 29 подается адрес ячейки памяти — одной из ячеек блока 2, хотя, в принципе, при записи можно: .подавать на адресные входы 29 адрес любой ячейки (всегда одной и той же), так как исполнительный адрес формируется счетчиком 5, На входвыход 26 подается информационное. слово, подлежащее записи, а на вход 40

28 записи — импульс записи. Сигналы

29, 26, 28 (и 27) могут формироваться, например, внешней микроЭВМ и соответствуют адресным сигналам, ин-формации на шине данных, вы- 45 ходам шины управления "Запись

1 в память" и "Чтение из памяти, Ес11 11 II ли адр ес, выставленный на входах 39 соответствует адресам ячеек памяти блока 2, то возбуждается выход дешифратора 1, поэтому возбуждается и выход элемента И 1 5 „ по переднему фронту которого в регистр 1 0 запи сыв ает ся информационное слово с вх о, да-выхода 2 6, Информация в регистре

1 0 хранится до следующег о цикла з аписи . Все счетчики и триггеры устройств а в исходном положении ббнулены по цепям (не показаны).

Возбужденный выход элемента И 15 запускает одновибратор 19, формирующий импульс установки триггера 7,.

Одновременно этот импульс подтверждает обнуленное состояние счетчика 6.

Сигнал с выхода триггера 7 запускает вход строба схемы !1 сравнения, выход которой активизируется, и с задержкой, определяемой элементом

22 задержки, запускает одновибратор

20, обнуляющий триггер 7, а соответственно обнуляется и выход, схемы 11 сравнения, При этом импульс на выходе триггера 7 оказывается столь ко- . ротким, что генератор 13, начинающий вырабатывать импульсы с некоторой задержкой относительно управляющего сигнала, подаваемого на его вход, не успевает формировать ни одного импульса„ Импульс, вырабатываемый одновибратором 20, через элемент 23 задержки устанавливает триггер 8, так как триггер 9 .обнулен, а генератор 13 не выработал импульсы, стробирующие элемент И 17, и триггер 9 не установился. Триггер 7 к моменту установки триггера 8 уже обнулен а выход элеУ мента И 16 активируется и активирует вход записи блока 2, на адресный вход которого поступает информация с выхо;. да счетчика 5 (нулевая информация) через мультиплексор 4 (так как его адресные входы с весами "1", 4 обнулены, а адресный вход с весом "2" активизирован выходом триггера 8), а на информационный вход блока 2 поступает информационное слово с выхода регистра 10, С задержкой, определяемой элементом 24 задержки и большей времени, необходимого для надежной записи информацми в блок 2, возбуждается вход одновибратора 21, который формирует импульс, обнуляющий триггер 8 и подтверждающий нулевое состояние триггера 9 через элемент

25 задержки, В связи с этим обнуляется выход элемента И 16, поэтому в счетчик 5 записывается единица, и его выход теперь адресует очередную (первую) ячейку памяти, Активизирование входа выборки кристалла блока 2 происходит импульсом на выходе элемента И 16 через элемент ИЛИ 18, После обнуления триггера 8 адресные вхо" ды мультиплексора 4 оказываются обнуленными и на его выходах уетанавливается нулевая информация, так как íà его нулевой канал по

15803 дань; логические нули (не пока заны ).

В дальнейшем запись информации в блок 2 происходит аналогично. Допустим, счетчик 5 после предыдущих циклов записи адресует ячейку памяти (M-1). На вход 29 поступает адрес, на вход-выход 26 †. информация (данные) и активизируется вход 28 записи, Аналогично описанному активизируется выход дешифратора 1 и выход элемента И 15, что приводит к записи в регистр 10 поступившего слова, Посредством одновибратора 19 обнуляется 15 счетчик 6 и устанавливается триггер

7, запускающий генератор 13. С описанной задержкой генератор 13 формирует импульсы, управляющие элементом

И 17 н счетчиком 16. Возбужденный выход триггера 7 через элемент ИЛИ 18 активизирует вход выборки кристалла блока 2 и, так как выход элемента

И 16 обнулен, то блок 2 находится, в режиме чтения (не возбужден его вход записи). У мультиплексора 4 возбужден адресный вход с весом "1", поэтому на выходах мультиплексора 4 устанавливается информация с выходов счетчика 6, который адресует ячейки 30 памяти блока 2.

Передним фронтом первого импульса, формируемого генератором 13, стробируется вход элемента И 17, Если в нулевой ячейке, адресуемой нулевой информацией на выходе счетчика 6, информация совпадает с той, что записана в регистре 10, то возбуждается выход схемы 12 сравнения и соответственно выход элемента И 17, Если 40 же информация различна, то выход элемента И 17 не возбуждается, Допустим, во .второй ячейке информация совпадает с информацией, подлежащей записи.

Поэтому возбуждается выход схемы 12 g5 сравнения, элемента И 17 и устанавливается триггер 9, что приводит к блокированию элемента И 16. Задним фронтом соответствующего импульса генератора 13 изменяется состояние счетчика 6, который адресует следующую третью ) ячейку памяти.

Работа устройства продолжается аналогично до тех пор, пока выходы

55 счетчика 6 не оказываются в состоянии (M-1), соответствующем состоянию счетчика 5, Поэтому возбуждается выход схемы 11 сравнения и, аналогично

74

6 описанному, обнуляется тригг .р 7.„затем срабатывает и обнуляется триг-ер

8, но так как срабатывает триггер 9, то через элемент И !6 не форчируется импульс записи в блок 2, и соответственна не изменяется состояние счетчика 5, Импульс на выходе триггера 8, активизировав адресный вход с весом "2" мультиплексора 4, приводит к подключению к его выходам информации на выходе счетчика 5 (М-1), однако,так как выход триггера 7 обнулен и обнуляется выход элемента И 16, то не активизируется выход элемента

ИЛИ 18, т,е, не происходит выборка кристалла блока 2, Через элемент .25 задержки обнуляется третий триггер 9.

В дальнейшем устройство работает аналогично: записываемая информация заносится в регистр 10, затем считывается вся предыдущая записанная информация и сравнивается с записанной в регистре. Если происходит совпадение, то запись в очередную ячейку не происходит и состояние счетчика 5 не изменяется, Если же совпадений не было, то.происходит запись новой информации и изменяется состояние счетчика 5, Таким образом, в режиме записи реализуется новая дисциплина локального формирования в блоке 2 только неповторяющейся информации, т.е. множества. Величина мощности сформированного множества устанавливается на выходе 30 и может быть использована внешней микроЭВМ, В режиме считывания информации на адресные входы 29 подается адрес требуемой ячейки памяти, а на вход

27 .чтения — импульс чтения, Активизируется выход элемента И 14, который активизирует вход разрешения шинного формирователя 3, через элемент ИЛИ 18 активизируется вход выборки кристал.ла блока 2, На выходе мультиплексора

4 устанавливается информация с адресных входов 25, так как триггеры 7 и 8 обнулены, а вход 27 чтения активизирует адресный вход с весом "4" мультиплексора 4.

Из ячейки памяти с заданным адресом считывается слово информации и поступает через шинный формирователь

3 на входы-выходы 26, Ф о р и у л а и з о б р е т е н и я

Устройство правления памятью, содержащее дешифратор, блок памяти

1580374

Корректор О.Циппе

Заказ 2013 Тираж 561 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-3 5, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина,101 схему сравнения, элемент ИЛИ и два элемента И, причем вход дешифратора подключен к адр есно му входу устр ойств а, выход дешифр атор а подключен к первым входам первого и второго элементов И, второй вход первого элемента И подключен к входу чтения устройства, второй вход второго элемента И подключен к входу записи 1р устройства, выход первого элемента И подключен к первому входу элемента

ИЛИ и к выходу задания режима функционирования памяти устройства, выход элемента ИЛИ подключен к входу разрешения блока памяти, выход блока памяти подключен к информационному выходу устройства, о т л и ч а ющ е е с я тем,что, с целью повышения быстродействия, дополнительно введены мультиплексор, два счетчика, три триггера, регистр, вторая схема сравнения, генератор импульсов, третий и четвертый элементы И, три одновибратора и четыре элемента задерж- >5 ки, причем выход мультиплексора под-. ключен к адресному входу блока памяти, первый информационный вход мультиплексора подключен к выходу первого счетчика и к первому информацион- 30 ному входу первой схемы сравнения, второй информационный вход мультиплексора подключен к выходу второго счетчика и к второму информационному входу первой схемы сравнения, третий информационный вход мультиплексора подключен к адресному входу устройства, первый адресный вход мультиплексора подключен к прямому выходу первого триггера, входу залус- 4р ка генератора импульсов, входу стробирования первой схемы сравнения и к второму входу элемента ИЛИ, второй адресный вход мультипЛексора подключен к выходу второго триггера и к 4g первому входу третьего элемента И, третий адресный вход мультиплексора подключен,к входу чтения устройства, Составитель М,Силин

Редактор И.Дербак Техред A.Кравчук информационный вход регистра подключен к информационному входу-выходу устройства, выход регистра подключен к информационному входу блока памяти и к первому информационному входу второй схемы сравнения, выход второго элемента И подключен к входу синхронизации регистра и к входу первого одновибратора, выход которого подключен к входу установки первого триггера и к входу обнуления первого счетчика, выход первой схемы сравнения подключен к входу первого элемента задержки, выход которого подключен к входу второго одновибратора, выход второго одновибратора подключен к входу обнуления первого триггера и к входу второго элемента задержки, выход которого подключен к входу установки второго триггера и к входу третьего элемента задержки, выход третьего элемента задержки подключен к входу третьего одновибратора, выход которого подключен к входу обнуления второго триггера и через четвертый элемент задержки к входу обнуления третьего триггера, инверсный выход первого триггера подключен к второму входу третьего элемента И, третий вход которого подключен к инверсному выходу третьего триггера, выход третьего элемента И подключен к входу записи блока памяти, к счетному входу второго счетчика и к третьему входу элемента ИЛИ, выход генератора импульсов подключен к счетному входу первого счетчика и к первому входу четвертого элемента И, второй информационный вход второй схемы сравнения подключен к выходу блока памяти, выход второй схемы сравнения подключен к второму входу четвертого элемента И выход которого подключен к входу установки третьего триггера, выход второго счет— чика подключен к выходу количества записанных данных устройства, )