Устройство для адресации блоков памяти

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при изготовлении стандартных плат памяти на базе частично годных кристаллов. Целью изобретения является расширение области применения и упрощение устройства за счет уменьшения количества корпусов микросхем, участвующих в организации непрерывного поля адресов в стандартных платах памяти на базе частично годных кристаллов. Устройство может работать в режиме присвоения условных непрерывных адресов годным блоком памяти и в режиме обращения к годным блокам памяти. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Р1) G 06 F 12/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Х А BTOPCHOt4V СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ fHHT СССР (21) 4607299/24-24 (22) 21.11.83 (46) 23,07. 90. Бюл. Р 27, (72) В,10,Лозбенев, Н,Г.Пархоменко, И,И,Пархоменко, В,О,Иорской и С.В,Козелков (53) 631,325(033,3) (56) Авторское свидетельство СССР

Р 1293755, кл. G 06 F 12/00, 1986, Патент СИА Р 4627016, кл. G 06 Г 12/00, 1986, (54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ БЛОКОВ

".ПАИ11 ТИ .(57) Изобретение относится к автомаИзобретение относится к автоматике и вычислительной технике и может быть применено для адресации блоков памяти в стандартных платах на базе

° частично годных кристаллов, Целью изобретения является расширение области применения и упрощение устройства за счет уменьшения количества корпусов микросхем, участвующих в организации непрерывного поля адресов в стандартных платах памяти на базе частично годных кристаллов.

На чертеже представлена функциональная схема устройства для адресации блоков памяти, Устройство содержит счетчики 1 и

2, блок 3 оперативной памяти, систему 4 памяти, вход 5 сброса устройства, тактируемый вход 6 устройства, вход 7 записи-считывания устройства, вход 3 установки флага годности устройства, адресные выход 9 и вход 10 устройства, вход ll режима работы устройства, „„SU„„1580375 А 1

2 тике и вычислительной технике и может быть использовано.при изготовлении стандартных плат памяти на базе частично годи х кристаллов, Целью изобретения является расширение области примене«: ния иупрощение устройстваза счетуменьшения количества корпусов микросхем, участвующих в организации непрерывного поля адресов в стандартных платах памяти на базе частично годных кристаллов. Устройство может работать в режиме присвоения условных непрерывных адресов годным блокам памяти и в режиме обращения к годным блокам памяти. 1 ил, Устройство может работать в режиме присвоения условных непрерывных адресов работоспособным блокам — подматрицам системы 4 памяти и в режиме обращения к блокам системы 4 памяти.

Режим присвоения условных непре- > ы рывных адресов работоспособным блокам памяти осуществляется следующим образом, 4Р

Сигналом "Сброс" с входа 5 устройства производится установка в начальное состояние счетчиков 1 и 2, На вход 11 режима работы устройства подается сигнал "Контроль", который поступает на управляющие входы счетчиков 1 и 2 и убирает "третье со- ф стояние", адресный вход 10 устройства в режиме контроля устанавливается в "третье состояние", На вход счетчика 1 поступает тактовый импульс с входа 6 устройства и устанавливает первый адрес обращения к системе 4 памяти, который поступа1580375 ет на адресные входы 9 системы памяти и возбуждает ее первый блок — подматрицу.

Если блок работоспособен, то по

5 окончании контроля на вход счетчика

2 с входа 8 устройства поступает сигнал годности первого блока системы 4 памяти, который устанавливает на выходе счетчика 2 первый адрес годного блока, Эта информация поступает на адресные входы блока 3 памяти, а на era управляющие входы с входа 7 записисчитывания устройства приходит синхросерия сигналов записи в блок 3 па- 1

5 мяти и производится запись информации со счетчика 2 по адресу со счетчи ка 1.

В случае, если первый блок негоден,: запись в блок 3 памяти не производится, а на вход 6 устройства поступает следующий второй тактовый импульс, который увеличивает содержимое счетчика 1 на единицу, и начинается контроль второго блока системы 4 памяти, Если второй блок работоспособен (а первый нет), то по окончании контроля на вход счетчика 2 с входа 8 устройства поступает сигнал годности второго блока, который устанавливает ка выходе счетчика 2 информацию о пер-. вом годном блоке. Эта информация поступает на адресные входы блока 3 памяти, а на входы 7 записи-считыва- ния приходит синхросерия сигналов (сигнал записи + синхроимпульс) в

35 блок 3 памяти ипо первому адресу пришедшего со счетчика 2 производится запись информации со счетчика (код проверенного блока). Таким образом, по первому адресу в блоке 3 памяти, записан физический адрес первого годного блока системы 4 памяти, по второму адресу — второго блока и т,д.

Го окончании контроля последнего блока памяти блок 3 памяти хранит последовательность кодов адресов годных блоков системы 4 памяти, т,е.по

i-му адресу в блоке 3 памяти хранится j-й код (адрес),)-ro годного блока системы 4 памяти, В режиме обращения к годным бло" кам системы 4 памяти с входа 11 режи- ма работы устройства сигнал "Контроль" убирается и счетчики 1 и 2 устанавливаются в "третье состояние", На адресный вход 10 устройства поступаетт текущий адр е с обращения, На вход 7 устройства поступает синхросерия сигналов считывания (считывание + синхроимпульс). По i-му логическому адресу из блока 3 считывается 1-й физический адрес годного блока системы памяти, который с адресного выхода 9 устройства поступает на адресный вход системы 4 памяти и возбуждает j-й годный блок, Бремя обращения к -му годному блоку определяется временем считывания из блока 3 памяти, Формулаизобретения

Устройство для адресации блоков памяти, содержащее первый и второй счетчики и блок оперативной памяти, о тл ич аю ще е с я тем, что, с целью расширения областиприменения иупрощеиия устройства за счет уменьшения количества корпусов микросхем в стандартных. платах по базе частично годных кристаллов, вход сброса устройства соединен с входами сброса первого и второго .счетчиков, тактируемый вход уст ройства соединен со счетным входом первого советчика, вход записи-чтения устройства соединен с управляющим входом блока оперативной памяти, вход режима работы устройства соединен с управляющими входами первого и второго счетчиков, вход установки флага годности устройства соединен со счетным входом второго счетчика, адресный вход устройства соединен с выходом второго счетчика и адресным входом блока оперативной памяти, информационный выход блока оперативной памяти соединен с выходом первого счетчика и адресным выходом устройства.

1530375

Подписное

Тираж 565

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ С СР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Редактор И.Дербак

Заказ 2013

Со ст ави т ел ь А, Бархина

ТехРед А.КРавчУк КоРРектоР Т,Палий