Динамический элемент памяти

 

Изобретение относится к вычислительной технике и может быть использовано при построении полупроводниковых запоминающих устройств динамического типа для запоминания цифровой информации. Цель изобретения - увеличение времени хранения информации. Это достигается тем, что затвор третьего транзистора 3 соединен с шиной 6 нулевого потенциала элемента памяти. При этом увеличивается сопротивление канала третьего транзистора 3. В результате увеличивается постоянная времени разряда накопительного конденсатора 4, величина заряда на котором характеризует хранимую информацию. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ 1599898

А1 (51)5 G !1 С 11/40

OllHCAHHE ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4603516/24-24 (22) 09.11.88 (46) 15.10.90. Бюл. № 38 (72) Б. М. Герасимов, В. П. Настрадин, В. В. Архаров, Ю. В. Гулевский и В. И. Рышков (53) 681.327.66 (088.8) (56) Патент США № 4112510, кл. G 11 С 11/40, 1978.

Авторское свидетельство СССР № 1287232, кл. G 11 С 11/40, 1985.

Изобретение относится к вычислительной технике, в частности к динамическим элементам памяти, и может быть использовано для построения интегральных полупроводниковых буферных устройств динамического типа для запоминания цифровой информации.

Цель изобретения — увеличение времени хранения информации.

На фиг. 1 представлена схема устройства; на фиг. 2 — эпюры напряжений, поясняющие его работу.

Элемент памяти содержит МОП транзисторы 1 — 3 с индуцированными каналами р-типа, накопительный конденсатор 4, шину 5 питания. шину 6 нулевого потенциала.

Площадь области стока транзистора 3 больше соответствующих стоковых областей транзисторов 1 и 2, поэтому сопротивление запертого транзистора 3 меньше, чем запертых транзисторов 1 и 2, что позволяет получить нулевое напряжение на вы(54) ДИНАМИЧЕСКИЙ Э,ЛЕМЕНТ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано при построении полупроводHHvoBblx запоминающих устройств динамического типа для запоминания цифровой информаllèи. Цель изобретения — увеличение времени хp;»цния информации. Поставленная цель до«тп. гается тем, что затвор третьего Т1 а ;«« тора 3 соединен с шиной 6 нулевого потенциала элемента памяти. При этом увеличивается сопротивление канала третьего транзистора 3. В результате увеличивается постоянная времени разряда накопительного конденсатора 4, величина заряда на котором характеризует хранимую информацию. 2 ил. ходе схемы при запертых транзисторах и 3.

Кроме того, транзистор 3 имеет болыиий обратный ток, чем транзисторы 1 и 2, величина которого зависит AT геометрических размеров области стока и выбирается из расчета необходимой скорости заряда конденсатора 4. Конденсатор 4 представляет собой параллельно включенные паразитные емкости затвор-исток МОП транзисторов 1 и 2. На шину 5 питания подается импульсное напряжение отрицательной полярности (фиг. 2a). Наличие источника питания импульсным напряжением отрицательной полярности предполагает включение элемента памяти только в момент обращения к нему или при необходимости поддержания некоторого заряда на конденсаторе 4.

Первое устойчивое состояние элемент» определяется нулевым напряжением на затворе МОП транзистора 1. При этом МОП транзисторы !. 2 и 3 закрыты («овоо1599898 тивление их каналов имеет максимальное значение) . В этом состоянии напряжение на стоке МОП транзистора 3, который является выходом элемента памяти, равно нулю, так как ввиду различия геометрических размеров стоковых областей сопротивление запертого транзистора 3 меньше сопротивления транзистора 1, и обратный ток, проходящий через них создает на транзисторе 3 падение напряжения равное нулю.

Переход из первого устойчивого состояния во второе начинается с момента подачи на вход элемента отрицательного импульса, амплитуда которого по абсолютной величине превышает пороговое напряжение МОП транзистора 1. При этом заряжается конденсатор 4 и открывается

МОП транзистор 1. Параметры схемы элемента памяти выбраны такими, что после окончания действия на входе информационного сигнала, к моменту прихода импульса от источника питания конденсатор 4, зарядившись через транзистор 3 (величина заряда тока зависит от геометрических размеров стоковой области транзистора 3 и выбирается из расчета необходимой скорости заряда конденсатора 4), не успевает разрядиться до напряжения меньшего по абсолютной величине, чем пороговое (фиг. 2в). Импульс, пришедший от источника напряжения через открытый МОП транзистор 1 поступит на сток МОП транзистора 3, т. е. на выход элемента памяти, а .так как исток МОП транзистора 1 соединен со стоком МОП транзистора 3 и затвором МОП транзистора 2, то на время, равное длительности импульса, откроется МОП транзистор 2 и произойдет подзарядка конденсатора 4 через открытый МОП транзистор 2 и нагрузочный МОП транзистор 3 от источника питания. В дальнейшем в результате постоянного подзаряда конденсатора 4 от источника питания на затворе МОП транзистора 1 будет поддерживаться отрицательное напряжение относительно истока, обеспечивающее открытое состояние МОП транзистора 1 к моменту прихода очередного импульса от источника питания.

Таким образом, элемент памяти находится во втором устойчивом состоянии, характеризуемым наличием на его выходе отрицательных импульсов (фиг. 2г). Это устойчивое состояние поддерживается сколь угодно долго благодаря постоянной подзарядке конденсатора 4 через МОП транзисторы 2 и 3 от источника питания.

В этом состоянии ток, потребляемый схемой, определяется величиной обратного тока

15 р — и перехода сток-подложка МОП транзистора 3, а постоянная времени разряда конденсатора 4 — величиной сопротивления обратно смещенного перехода стокподложка МОП транзистора 3 и входным сопротивлением схемы. В исходное состояние элемент памяти можно перевести, разрядив конденсатор 4 до напряжения, меньmего по абсолютной величине порогового.

В результате МОП транзистор 1 закроется и элемент перейдет в первое устойчиВое состояние.

Формула изобретения

Динамический элемент памяти, содержащий три транзистора и накопительный

30 конденсатор, первая и вторая обкладки которого соединены с затворами первого и второго транзисторов соответственно и являются входом и выходом элемента памяти соответственно, стоки первого и второго транзисторов подключены к шине питания эле35 мента памяти, а затворы и истоки соединены перекрестно, сток третьего транзистора соединен с затвором второго транзистора, а исток подключен к шине нулевого потенциала элемента памяти, отли4О чающийся тем, что, с целью увеличения времени хранения информации, затвор третьего транзистора соединен с его истоком.

1599898

Упо поР пор

Составитель С. Королев

Редактор И. Сегляник Техред А. Кравчук Корректор М. Кучерявая

Заказ 3146 Тираж 490 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям прп ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4, 5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 1()1