Преобразователь двоично-к-ичного кода в двоичный код

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении устройств обработки и преобразования информации . Целью изобретения является повышение быстродействия. Поставленная цель достигается тем. что в преобразователь, содержащий группу разрядных счетчиков 1. генератор импульсов 2. первую группу триггеров 3, накопительный сумматор 7, группу дешифраторов нуля 10. группу элементов И 8, формирователь эквивалентов 13. включающий первый дешифратор 14 и шифратор 16. дополнительно введены вторая группа триггеров, группа элементов И-НЕ 9. группа дешифраторов 12, элемент И-НЕ 17. группы элементов ИЛИ 18, а в формирователь эквивалентов 13 введен второй дешифратор 15 и группы элементов И 19, 20. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (s»s Н 03 M 7/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4645376/24 (22) 31.01.89 (46) 07.05.91, Бюл. М 17 (71) Харьковский институт радиоэлектроники им. акад. M.К. Янгеля (72) Н.Я. Какурин, Ю.К. Кирьяков и А.Н. Макаренко (53) 681.325 (088.8) (56) Авторское свидетельство СССР

М 877521, кл. Н 03 M 7/12, 1980.

Авторское свидетельство СССР гв 1126946, кл. Н 03 M 7/12, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-К-ИЧНОГО КОДА B ДВОИЧНЫЙ КОД (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении уст.Б.0. 1647908 А1 ройств обработки и преобразования информации. Целью изобретения является повышение быстродействия. Поставленная цель достигается тем, что в преобразователь, содержащий группу разрядных счетчиков 1. генератор импульсов 2, первую группу триггеров 3, накопительный сумматор 7, группу дешифраторов нуля 10, группу элементов И

8, формирователь эквивалентов 13, включающий первый дешифратор И и шифратор

16, дополнительно введены вторая группа триггеров4, группа элементов И вЂ” НЕ 9, группа дешифраторов 12, элемент И вЂ” HE 17, группы элементов ИЛИ t8, а в формирователь эквивалентов 13 введен второй дешифратор 15 и группы элементов И 19, 20. 1 ил.

1647908

Изобретение относится к автоматике ивычислительной технике и может быть использовано при построении устройств обработки и преобразования информации.

Цель изобретения — повышение быстродействия преобразователя двоично-К-ичного кода в двоичный код, На чертеже приведена структурная схема предлагаемого преобразователя при К = 12.

Преобразователь двоично-К-ичного кода в двоичный код содержит группу разрядных счетчиков 1, генератор 2 импульсов, содержащий прямой П, прямой задержан10

20 ный ПЗ и инверсный И выходы, первую группу триггеров 3 состояния, вторую группу триггеров 4 состояния, комбинационный двоичный сумматор 5 и регистр 6 результата, образующих в совокупности накапливающий сумматор 7, группу элементов И 8, группу элементов И-НЕ 9, группу дешифраторов 10 нуля, группу дешифраторов 11 превышения, группу шифраторов 12, формирователь 13 эквивалентов, включающий в свой состав первый 14 и второй 15 дешифраторы и шифратор 16. элемент

ИЛИ-НЕ 17, группы элементов ИЛИ 18, В состав формирователя 13 эквивалентов также входят первая и вторая группы элементов И 19 и 20. Группа триггеров 3 фиксирует ненулевое значение счетчиков соответствующих разрядов. Группа триггеров 4 фиксирует значение счетчиков соотШифраторы 12 реализуют следующую функцию:

-а при х >а, 40. х при х<а, где х — входной код; а — параметр, в частном случае, равный двум, Цепи инициирования и сброса на чертеже не приведены, Так как в конкретном случае и = 4, К=12, то диапазон изменения входного кода Π— (12 -1), Код состояний

4 триггеров как первой группы 3, так и второй группы 4 имеет 2 =8 значений от 000 до 111.

В предлагаемом преобразователе двоичко-К-ичного кода в двоичный формирователь 13 эквивалента, выполненный в виде последовательного соединения первого 14 и второго 15 дешифраторов, реализует фун45

50.кцию

КС1+ К Сг+ К Сз при Д> = Дг - Дз-0, S= аКД1+аК Дг+аК Дз при Д1.Дг,Дз 0, ветствующих разрядов, превышающее заданное число, например, 1. 35 где С>, Сг, Сз — значения разрядов двоичного кода триггеров состояния первой группы 3:

Д1, Дг, Дз — значения разрядов двоичного кода триггеров 4 состояния второй rpynIlbl, Каждый из Ст(гп = 1,2,3) разрядов кода триггеров 3 первой группы состояний разрядныхх счетчиков соответствует наличию (1) или отсутствию (О) информации в соответствующем старшем разряде преобразуемого кода, а разряд Д и (m = 1,2,3) триггеров 4 второй группы состояний разрядных счетчиков равен 1, если соответствующий разряд преобразуемого кода имеет значение

xi а (2 а К-1), в противном случае Д = О.

Формирователь 13 эквивалента преобразует вначале двоичный код Д ДгДз триггеров состояний второй группы, затем при

Д> = Дг = Дз = О преобразует двоичный код

С СгСз триггеров состояний первой группы и при Д1ДгДз = 000 и С СгСз = 000 выполняет трансляцию (преобразование) двоично-Кичного кода младшего разряда в двоичный код эквивалента на выходе, Преобразователь работает следующим образом.

Пусть требуется преобразовать входной 12-ичный код числа A> = 1001, 0010.

0011, 1000 = 9 1728+ 2 144+ 3 12+ 8=

15884>о. Для определенности примем, что дешифраторы 11 настроены на определение значений разрядных цифр на х 2 и, следовательно, в этом случае каждый разряд Pm (m = 1,2,3) триггеров 4 второй группы состояний разрядных счетчиков равен 1, если соответствующий разряд преобразуемого кода имеет значение х 2, в противном, случае Д> = 0;

Шифраторы 12 формируют выходное слово, меньшее на 2 единицы по отношению к входному слову, Формирователь 13.эквивалента в данном случае реализует функцию

2С1+ 144 Сг+ 1728 Сз при Д1=Дг= Дз =О.

S -=

24Д +288Дг+ 3456 Дз при Д1, Дг, Дз О.

Преобразование двоичных кодов триггерое состояний первой 3 и второй 4 группы соответствует таблице (а = 2j.

В исходном состоянии регистр 6 результата обнулен, на прямом выходе генератора

2 — низкий уровень, на инверсном выходе генератора 2, на выходе элемента И-НЕ 9— высокий уровень. Прибавление и вычитание единицы в разрядных счетчиках 1, сложение в сумматоре 5, а также запись информаций в триггеры состояний первой 3

1647908 и второй 4 групп производится перепадом

О - 1. Запись выходного слова шифраторов

l2 через элементы ИЛИ 18 в разрядные счетчики 1 всех разрядов, кроме группы младшего разряда, производится перепадом 1 - О на управляющем входе V. Запись информации в регистр результата 6 также производится перепадом 1 -0, С приходом переднего фронта первого положительного импульса с прямого выхода генератора 2 коды состояний триггеров состояний первой 3 и второй 4 групп изменяются: на СзСгС1 = 111, ДзД Д1 = 111. Коды триггеров состояний первой 3 и второй 4 групп поступают на входы формирователя

13 эквивалента и преобразуются в двоичный код числа 3768. Поступая с прямого задержанного выхода генератора 2, передний фронт первого положительного импульса разрешает сложение чисел О и 3768. а задний фронт этого же импульса производит перезапись информации с выходов сумматора 5 в регистр 6 результата, установив на вторых суммирующих входах сумматора

5 двоичное значение числа 3768. С приходом заднего фронта первого отрицательного импульса с инверсного выхода генератора 2 по отрицательному перепаду 1Она выходах элементов И вЂ” Н Е 9, подаваемого на управляющий вход V, содержимое старших разрядов счетчиков 1, благодаря шифраторам 12, одновременно уменьшается на два, т,е. в счетчике 1 устанавливается число А = 01110000 0001 1000. С приходом второго импульса коды состояний триггеров первой 3 и второй 4 групп устанавливаются соответственно: СзСгС1 = 101, ДзД Д1= 100.

На выходах формирователя 13 появляется двоичный код числа 3456, Передний фронт задержанного положительного импульса разрешает сложение чисел 3768 и 3456, а задний фронт этого же импульса производит перезапись результата суммирования в регистр 6 результата, установив на вторых суммирующих входах сумматора 5 двоичное значение числа 7224. Задний фронт второго отрицательного импульса устанавливает в счетчике 1 число Аг = 0101 0000 0001 1000.

С приходом переднего фронта третьего импульса коды состояний триггеров состояний первой 3 и второй 4 групп не изменяют- с я. (СзС2С1 - 1 01, ДзД2Д - 1 0 0).

Следовательно. на выходах формирователя . 13 эквивалента будет двоичный код числа

3456. Передний фронт третьего задержанного положительного импульса разрешает сложение чисел 7224 и 3456, а задний фронт этого же импульса устанавливает на вторых суммирующих входах сумматора 5 двоичное

10 разряде 14 счетчика 1 — к вычитанию двух.

Таким образом, после четвертого импульса на вторых суммирующих входах сумматора 5 устанавливается двоичное значение числа 14136, а в счетчике 1 число

45

40 значение числа 10680, По заднему фронту третьего отрицательного импульса в счетчике 1 устанавливается число Рз = 0011 0000

0001 1000.

С приходом четвертого импульса состояния триггеров состояний первой 3 и второй

4 групп не изменяется, что приводит к суммированию слагаемого 3456 в двоичном коде к двоичному коду 10680, а в старшем

Ад = 0001 0000 0001 1000

С приходом пятого импульса код состояния триггеров 4 второй группы ДзДгД1 =

000, а код состояния триггеров 3 первой группы CaCzCi = 101. На выходах формирователя 13 появляется двоичный код числа

1740. Передний фронт пятого задержанного импульса разрешает сложение чисел 14136 и 1740, а задний фронт этого же импульса производит перезапись результата суммирования в регистр 6 результата. установив на вторых суммирующих входах сумматора

5 двоичное значение числа 15876.

С приходом пятого отрицательного импульса с инверсного выхода генератора 2 в счетчике 1 устанавливается число А5 = 0000

0000 ОООО 1000.

С приходом переднего фронта шестого прямого импульса устанавливается код состояний ДзД2Д1 = 000 и СзС С1 = ООО, В этом случае формирователь 13 эквивалента транслирует разрядный двоичный код младшего разряда 11 счетчика 1 на соответствующие четыре первых суммирующих входа сумматора 5. Передний фронт шестого задержанного положительного импульса разрешает сложение чисел 15876 и 8, а задний фронт этого импульса устанавливает двоичный код числа 15884 на выходах устройства. На этом процесс преобразования заканчивается.

Перед каждым следующим преобразованием необходимо обнулить регистр 6 результата и счетчик 1. Наличие двоично-12-ичного реверсивного счетчика обеспечивает возможность работы в счетном режиме и введение поправок в двоичном параллельном коде.

Ьыстродействие предлагаемого устройства не зависит от разрядности преобразуемого кода и для 12-ичной системы счисления не превышает 7 тактов.

Формула изобретения

Преобразователь двоично-К-ичного кода в двоичный код, содержащий группу из и

1647908

30

Двоичный код триггеров ïåðвой группы

С С С

Десятичный код слагаемого

Двоичный кад триггеров второй группы з

Трансляция младшего разряда преобразуемого ваично-К-ичнога ко а

000

000

24

288

312

3456

3480

0001

0001

1101

0001

0011

1001

0000.

1000

XXI

Х!Х

ХИ

iXX

iXl

001

011

101 разрядных счетчиков, где n — разрядностьвходного кода, генератор импульсов, группу из (n-1)-ro элемента И, первую группу из (n-1)-го триггера состояния, накапливающий сумматор, группу из (n-1)-ro дешифратора нуля, формирователь эквивалентов, содержащий первый дешифратор и шифратор, выходы которого являются выходами формирователя эквивалентов и содинены с информационными входами накапливающего сумматора, выходы которого являются выходами преобразователя, а синхровхад накопительнога сумматора соединен с прямым задержанным выходом генератора импульсов, прямой выход которого соединен с синхровходами триггеров состояния первой группы, информационные входы которых соединены с выходами соответствующих дешифраторов нуля группы, входы i-ro (i-1+(и-1)) дешифратора нуля соединены с выходами (i+1)-га разрядного счетчика группы, вход декремента которого соединен с выходами 1-го элемента И группы, первый вход которого соединен с инверсным выходом генератора импульсов, второй вход соединен с выходом

1-ro триггера состояния первой группы и с входом первого дешифратора формирователя эквивалентов, являющимся первым входам формирователя эквивалентов, вторые входы которого соединены с выходами первого разрядного счетчика группы, входы инкремента и декремента котарога являются соответствующими последовательными входами преобразователя, информационный параллельный вход первого разряда ко- 35 торого соединен с информацйонными входами первого разрядного счетчика группы, выход переноса i-го разрядного счетчика группы соединен с входам инкремента (1+1)-го разрядного счетчика группы, о т л и- 40 ч а ю шийся тем, что, с целью повышения быстродействия, в него дополнительно введены группа из(п-1)-годешифратора превышения, группа из (n-1)-го шифратора, элемент ИЛИ-НЕ, группа из (и-1)-ro элемен- 45 та ИЛИ-НЕ, вторая группа из (n-1)-го триггера состояния, (и-1)-я группа элементов ИЛИ, а в формирователь эквивалентов введен второй дешифратор и первая и вторая группы элементов И, причем выходы (1+1)-го разрядного счетчика группы соединены с входами i-ro шифратора группы и дешифратора превышения группы. выходы которых соединены с информационными входами соответствующих триггеров состояния второй группы, синхровходы которых соединены с прямым выходом генератора импульсов, а выходы триггеров состояния второй группы соединены с входами элемента ИЛИ-НЕ, с входами второго дешифратора формирователя эквивалентов, являющимися третьей группой входов, и с первыми входами соответствующих элементов И-НЕ группы, вторые входы которых соединены с инверсным выходом генератора импульсов, а выход i-го элемента И-НЕ группы соединен с управляющим входом (!+1)-ro разрядного счетчика группы, информационные входы которого соединены с выходами соответствующих элементов ИЛИ

i-й группы. первые входы которых соединены с выходами соответствующих шифраторов группы, а вторые входы являются параллельными информационными старшими разрядами входов преобразователя, выход элемента ИЛИ-НЕ соединен с третьими входами элементов И группы, выходы первой и второй групп элементов И формирователя эквивалентов соединены соответственно с первой и второй группами входов шифратора, третья группа входов которого соединена с информационными выходами второго дешифратора формирователя эквивалентов, управляющий выход которого соединен с первыми входами элементов И второй группы формирователя эквивалентов, вторые входы которых соединены с информационными выходами первого дешифратора формирователя эквивалентов, управляющий выход которого соединен с первыми входами элементов

И первой:группы формирователя эквивалентов, вторые входы которых соединены с вторыми входами формирователя эквивалентов.

Двоичный кад слагаемого на выходе формирователя

1647908

Продолжение таблицы

Составитель M.Àðøàâñêèé

Техред M. Ìoðãåíòàë Корректор И.Муска

Редактор Н.Яцола

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1415 Тираж 4фб Подписное

8,НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб., 4/5