Запоминающее устройство с коррекцией ошибок

 

Изобретение относится к вычислительной технике и может быть использовано при построении высоконадежных запоминающих устройств, сохраняющих работоспособность в случае неисправности одного из блоков памяти. Цель изобретения - расширение области применения устройства за счет выдачи дополнительной информации о наличии неисправности и ее характере. Устройство содержит регистр 1 адреса, рабочие блоки 2, 3 памяти, резервные блоки 4, 5 памяти, блоки 6 - 9 вычисления синдромов, блоки 10 - 13 коррекции, блоки 14 - 17 преобразования синдромов, блок 18 диагностики. Устройство позволяет при считывании информации с помощью блоков преобразования синдромов и блока диагностики выявлять неисправности блоков памяти и выдавать информацию об этих неисправностях. 3 табл., 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР! !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

%uz. f (61) 1564696 (21) 4448908/24 (22) 27.06.88 (46) 07;07.91. Бюл, № 25 (72) M. Н. Рогов, Н. Б. Нифонтов, Л. А. Карева и В, Л. Сафронов (53) 681.327(088,8) (56) Авторское свидетельство СССР

¹ 1564696, кл. G 11 С 29/00, 1987.

„„ЯЦ„„1661839 А2 (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С

КОРРЕКЦИЕЙ ОШИБОК (57) Изобретение относится к вычислительной технике и может быть использовано при построении высоконадежных запоминающих устройств, сохраняющих работоспособность в случае неисправности одного из блоков памяти, Цель изобретения — расши- рение области применения устройства эа

1661839

10

a>b>c>d<

1000

0100

0001

45 счет выдачи дополнительной информации о наличии неисправности и ее характере, Устройство содержит регистр 1 адреса, рабочие блоки 2, 3 памяти, резервные блоки 4, 5 памяти, блоки 6 — 9, блоки 10 — 13 коррекции, блоки 14 — 17 преобразования синдромов, Изобретение относится к области вычислительной техники, может быть использовано при построении высоконадежных запоминающих устройств, сохраняющих работоспособность в случае неисправности одного из блоков памяти и является усовершенствованием технического решения по авт. св. KL 1564696.

Цель изобретения — расширение области применения устройства за счет выдачи дополнительной информации о наличии неисправности и ее характере.

На фиг. 1 изображена функциональная схема устройства для 16-разрядного формата данных, в котором применены БИС ЗУ с байтовой организацией; на фиг. 2 — функциональная схема одного из четырех однотипных блоков преобразования синдромов; на фиг, 3 — функциональная схема блока диагностики, На фиг. 1 — 3 инверсия данных обозначена кружочком.

Устройство содержит регистр 1 адреса, рабочие блоки 2 и 3 памяти, резервные блоки 4 и 5 памяти, блоки 6 — 9 вычисления синдромов, блоки 10 — 13 коррекции,, блоки

14 — 17 преобразования синдромов, блок 18 диагностики, контрольные выходы 19 устройства, элементы 5ИЛИ 20 — 32, элементы 10И 33 — 36 . элементы 4ИЛИ 37 — 45, элемент 5И 46, элемент 2И 47.

Разрядность каждого блока памяти и число входов каждого блока вычисления синдрома равно восьми. Число выходов каждого блока вычисления синдрома равно числу входов каждого блока преобразования синдрома и равно пяти, а число выходов каждого блока преобразования синдрома и число выходов каждого блока коррекции равно четырем. Число входов блока диагностики равно шестнадцати, а число его выходов — шести. Число входов каждого блока коррекции равно девяти, Устройство работает следующим образом.

При неисправности одного из блоков памяти или при их правильной работе на выходе каждого блока 6 — 9.вычисления синдромов формируется один из тринадцати синдромов S1-S5. Обозначая информационные разряды, поступающие на каждый блок 18 диагностики. Устройство позволяет при считывании информации с помощью блоков преобразования синдромов и блока диагностики выявлять неисправности блоков памяти и выдавать информацию об этих неисправностях. 3 ил., 3 табл. блок вычисления синдрома, как F1-F4, а контрольные разряды — R1 — R4, можно каждому иэ этих тринадцати синдромов сопоставить ошибочные разряды. Разряды F1 и

F2 соответствуют первому рабочему блоку 2 памяти, разряды F3 и F4 — второму рабочему блоку 3 памяти, разряды R1 и R2 — первому резервному блоку 4 памяти, а разряды R3 и

R4 — второму резервному блоку 5 памяти.

Соответствие между значениями синдромов, ошибочными разрядами и номером неисправного блока памяти приведено в табл. 1.

Для каждого синдрома в соответствующем ему блоке 14 преобразования синдрома вырабатывается 4-разрядное слово а .

Ь, c>, d>, в блоке 15 преобразования синдрома — а2, b2, с2, (32, в блоке 16 преобразования синдрома — аз, Ьз, сз, бз, в блоке 17 преобразования синдрома — а4, Ьа, с4, d4.

Так как структура всех блоков 14-17 преобразования синдромов одинакова, то дальнейшее изложение будет вестись на примере формирования слова а, Ь, с, 4, в блоке 14 преобразования синдрома, Значения битов а, Ь, с, d определяются следующим образом:

$1 = S2 = S3 = $4 = $5 = 0 > = Ь1=с1=01=0; синдром $1-$5,не совпадает ни с одним из синдромов, приведенных в табл. 1»а = b> =

30 c< = о1 = 1; синдром S1-$5 совпадает с одним иэ ненулевых синдромов, содержащихся в табл. 1».

Один из разрядов а1, Ь,, с, d1 равен . "1", а три остальных равны "0", причем ком35 бинации означают следующе:

Неисправен первый рабочий блок 2 памяти;

Неисправен второй рабочий блок 3 памяти;

Неисправен первый резервный блок 4 памяти;

Неисправен второй резервный блок 5 памяти.

Исходя из сказанного, можно записать условия, при которых каждый иэ разрядов а, b>, с, d> равен "0", Эти условия приведены в табл, 2, 1661839

40

Следовательно, а1 = О при одном из сле- 10 дующих значений синдромов:

$1 S2 S3 $4 $5

О О О О .О

1 О О. О 1

О 1 1 О 0 15

1 О 1 0 О

О 1 О 1 О

О О 1 О 1

О О О 1 - 1

1 1 1 О 1 20

1 1 1 1 О

О О 1 1. О

Ь1 = О при одном из следующих значений синдромов:

S1 S2 S3 S4 S5

О О О О О

1 О О 1 О

О 1 О О 1

1 О 1 О О

О 1 О 1 О 30 .О О 1 0 1

О, О О 1 1

1 1 О 1 1

1 1 1 1 О

О О 1 1 О 35 с1=0 при одном из следующих значений синдромов:

S1 S2 S3 54 S5 .О О О 0-0

1 О О 1 О

О 1 О О 1

1 О О О 1

О 1 1. О О

О О 1 О 1

О О О 1 1 45

1 1 О 1 1

1 1 1 О 1

О 0 1 1 0

d> = О при одном из следующих значений синдромов: 50

S1 S2 S3 S4 S5

О О О О О

1 О О 1 О

О 1 О 0 1

1 О О 0 1, 55

О 1 1 О О

1 О 1 О О

О 1 0 1 О

1 1 О. 1 1

1 1 1 О 1

1 1 1 1 0

Схема вычисления разрядов аi, b, c>

d1 удовлетворяющихусловиямтабл 2 приведена на фиг. 2, На этой схеме каждый из блоков 5ИЛИ 20 — 32 соответствует одному из тринадцати синдромов, приведенных в табл. 1. Если синдром совпадает с одним.из приведенных там значений, то выход соответствующего элемента 5ИЛИ принимает значение "0", а выходы всех остальных элементов — "1"; Если синдром не совпадает ни с одним иэ синдромов из табл. 1, то выходы всех элементов 5ИЛИ 20 — 32 принимают значение "1". Выходы элементов 5ИЛИ 20 —.

32 соединены с соответствующими входами элементов 10И 33 — 36, на выходах которых вырабатываются значения битов а, Ь, с>, d i соответственно. Прослеживая логику работы этих элементов 10И 33 — 36, можно получить зависимость между значениями синдрома и значениями битов a>, b>, ci, 41 (табл. 3), Аналогично получаются значения аг, Ь, с2, d2 в блоке 15 преобразования синдрома; аз, Ьз, сз, 4з в блоке 16 преобразования синдрома, а4, Ь4, с4, d< в блоке 17 преобразования синдрома.

Сигналы а1 — а4,. Ь1-Ь4, с>-с4, d>-б4поступают .на элементы 4ИЛИ 37-40 блока 18 диагностики. На входы элемента 4 ИЛИ 37 поступают сигналы а, а, аз, а, на входы элемента 4 ИЛИ 38 — сигналы Ь, Ь, Ьз, Ь4, на входы элемента 4 ИЛИ 39 — c>, сг, сз. с4 и на входы элемента 4 ИЛИ 40 — d1, d2, бз, d4, Элементы 37 — 40 выполняют логическую функцию ИЛИ, и на их выходах получаются логические сигналы а, Ь, с, б соответственно, которые поступают на входы элементов

4ИЛИ 41 — 45. Значения сигналов а, Ь, с, d связаны уже с обработкой всех четырех синдромов, образующихся в блоках.б — 9 вычис-. ления синдромов. При правильной работе всех блоков памяти и при неисправности только одного из них может получиться одно из следующих пяти значений слова а, b, с, d, отражающего соответствующую ситуацию:

abed

0 О 0 0 Нет неисправности;

1 О О О Неисправен блок 2;

О 1 О О Неисправен блок 3

О 0 1 0 Неисправен блок 4;

0 О О 1. Неисправен блок 5

Если значения сигналов а, b, c,,d не совпадают с этими значениями, то на выходе элемента 5 И 46 вырабатывается высокий потенциал, который свидетельствует о том, что неисправны два или более блоков памяти. Этот высокий потенциал является сигналом "Неисправна ошибка" и его выработка обеспечивается логикой работы элементов

4ИЛИ 41 — 45 и элемента 5И 46, Если сигнал "Неисправна ошибка" не возникает и хотя бы один из синдромов отличен от нулевого, то на выходе элемента 2И

47 вырабатывается высокий потенциал, который свидетельствует о корректируемой ошибке и указывает на неисправность в одном из блоков памяти, являясь сигналом

"Исправна ошибка". Логика выработки это1661839

Таблица1

Таблица2

ТаблицаЗ

ro сигнала обеспечивается работой элементов 4ИЛИ 45, 5И 46 и 2И 47.

Если все блоки памяти исправны, то все четыре синдрома нулевые, значения сигналов а, Ь, с, d также равны нулю, и выходы элементов 5И 46 и 2И 47 имеют низкий потенциал, т,е. сигналы "Неисправна ошибка" и "Исправна ошибка" не выдаются.

Таким образом, данное изобретение по сравнению с известным позволяет в высоконадежном резервированном запоминающем устройстве расширить функциональные возможности за счет выдачи дополнительной информации о наличии неисправности и ее характере.

Формула изобретения

Запоминающее устройство с коррекцией ошибок по авт. св, N 1564696, отл ич а ю щ е е с я тем, что, с целью расширения

5 области применения устройства за счет выдачи информации о наличии неисправности и ее характере, в устройство введены блоки преобразования синдромов и блок диагностики, входы каждого блока преобразования

10 синдромов соединены с выходами соответствующего блока вычисления синдромов, выходы каждого блока преобразования синдромов соединены с соответствующими входами блока диагностики, выходы которого явля15 ются контрольными выходами устройства.

1661839

Диагноз

В

Синдоом

То жеНеисправна ошибка

То же

Неисправен 2-й блок

Неисправен 4-й блок

Неисправна ошибка

Неиспрвен 3-й блок

Неисправна ошибка

То же

О.

0

6

О

О

О

О

О

О

О

О

12

О

14

16

17. О

1

О

О.

1.

О

1

О

1

О

1

О

О

° еисправен3-й блок

Неисправен 2-й, блок

Неисправна ошибка

Неисправен 4-й блок

Неисправна ошибка

То же

О

О

О

19

О

О

21

1, О

О

О

0

О

1

О

0

О

1

1

1

22

23

24

26

1

О

О

1

1

1

1

1

1

Неисправен 2-й блок

Неисправен ошибка

Неисправен 3-й блок

Неисп равен 4-й блок

Неисправна ошибка

28

О

О

О

31

Продолжение таблицы 3

1661839

1661839

Составитель М, Лапушкин

Редактор Л, Гратилло Техред М.Моргентал Корректор 3. Лончакова

Заказ 2128 Тираж 349 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Запоминающее устройство с коррекцией ошибок Запоминающее устройство с коррекцией ошибок Запоминающее устройство с коррекцией ошибок Запоминающее устройство с коррекцией ошибок Запоминающее устройство с коррекцией ошибок Запоминающее устройство с коррекцией ошибок Запоминающее устройство с коррекцией ошибок 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для тестового контроля регистров сдвига

Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации в качестве ОЗУ с питанием от резервного источника в режиме хранения

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства для обнаружения и исправления двойных и пакетных ошибок в блоках памяти

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах электронных вычислительных машин.Целью изобретения является повышение надежности устройства

Изобретение относится к вычислительной технике и может быть использовано при построении дискретных систем повышенной надежности

Изобретение относится к вычислительной технике и может быть использовано при построении оперативных запоминающих устройств с самоконтролем

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных комплексов

Изобретение относится к вычислительной технике и может найти применение в запоминающих устройствах Цель изобретения - повышение достоверности контроля и производительности устройства

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих ус гройгств на цилиндрических магнитных пленках (ГМП)„ Целью изобретения является повышение надежности и бь-ст родейс вия устройства Устройство содержит генератор 1, триггеры 2-4 управления , распределители импульсов 5-7, гчетчики пиктов 8-10, блек уп- : рэвлрш я 11 счетчиком адреса, триггер контроля (2, блок 13 управления разрядным током, элемент ИЛИ 14, элеме IT И 15, триггер улрг.рлсния 16, реьерсмвнпи счетчик 17, дешифратор -.,;-,- адреса 18, опох анализа 9 сигнала к матрицу 20 пагят1:

Изобретение относится к области вычислительной техники, в частности к запоминающим устройствам со встречной коррекцией ошибок, и мохет быть использовано прл создании интегральных схем

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх