Устройство для подсчета числа единиц

 

--, Q)1 ) с, СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

;-:. СГЫ ЗНА, -.=". I;.iTCHTHo (L i

;alla«

1 (21) 4632439/24 (22) 04.01.89 (46) 23.02,93. Бюл, М 7 (72) Л.Б,Авгуль, Н,А.Егоров, В.И.Костеневич и В.П,Супрун (56) Авторское свидетельство СССР

М 1658146. кл. 6 06 F 7/50, 1991.

Авторское свидетельство СССР

Ь 1730621, кл. 6 06 F 7/50, 1992. (54) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ЧИСЛА

ЕДИНИЦ (57) Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для построения быстродействующих матричных арифметических устройств. Цель изобретения — расширение области применения за счет увеличения

„„Я „„1797110 А1

16-17, пять элементов — 5 СЛОЖЕНИЕ ПО

МОДУЛЮ 2. два мажоритарных элемента

6-7 с порогом два, два мажоритарных элемента 8-9 с порогом четыре, четыре элемента 10-13 И, два элемента 14 — 15 ЗАПРЕТ, одиннадцать входов 19 — 29 и четыре выхода

30 — 33. Сложность сумматора по числу входов логических элементов равна 74, а быстродействие, определяемое глубиной схемы, равно 4 г, где t — задержка на вентиль. На входы устройства подаются двоичные переменные х|, х2...., х11. а на его выход х реализуются логические функции 4, f<, f2, fz, соответствующие количеству единиц во входной информации. 1 ил.

1797110

1. если z1+ z2+...+z Ж

M„(z1, z2,...,zn) = к

1.3,5.7.9, 1 1

Р 2,3,6,7. 10. »

1= »

30 fÇ = F1189 10 (2) Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для построения быстродействующих матричных арифметических устройств.

Цель изобретения — расширение области применения за счет увеличения разрядности входной информации.

На чертеже представлена схема устройства для подсчета числа единиц, Устройство содержит первый, второй, пятый, четвертый и третий элементы СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 1-5. два мажоритарных элемента 6-7 с порогом два, два мажоритарных элемента 8-9 с порогом четыре, третий, четвертый, первый, второй элементы 10-13 И, два элемента 14-15 ЗАПРЕТ, два полусумматора 16 и 17. сумматор

18, одиннадцать входов 19-29, четыре выхода 30-33.

Устройство работает следующим образом. На входы 19-29 поступают двоичные переменные x1...õ» соответственно, на выходах 30-33 реализуются логические функции fo...fa соответственно, которые составляют двоичный код N = Sf8+ 4f2+ 2f1

+ f числа логических единиц, содержащихся во множестве входных сигналов {x1, xz,..., Х1ф

Логические функции 4...1з реализуются сул1матором согласно следу1ощим выраже. ниям:

Формула изобретения

Устройство для подсчета числа единиц, . содержащее четыре элемента СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА, два элемента ЗАПРЕТ, сумматор, два полусумматора, два мажоритарных зле лента с порогом "два", два мажоритарных элемента с порогом "четыре" и два элемента И, причем входы разрядов с первого по пятый устройства соединены с первого по пятый входы первых элементов

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, мажоритарных элементов с порогом "два" и с порогом "четыре", входы разрядов с седьмого по одиннадцатый устройства соединены с первого по пятый входами вторых элементов

СЛОЖЕНИЯ ПО МОДУЛЮ ДВА, мажоритарных элементов с порогом "два" и с порогом "четыре", выходы первого и второго элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены с входами первого и второго слагаемых первого полусумматора, выход пеfn = P1+ ф 1;

f1 =.Cd1 + Cd2 -,1-МЗ + P4

f2 = M) (cd1, ш2, мз ) + Щ1 Q Ч-: у7з -p gp (f3 = 0З У 4 Г+ Р3 ф1 + М1 О + <+ Cd) Cdz ЬЗ ), (1) где

Cd1 =@1 ф1. Cd2 =i, Мз =gy ф; ф1 X1F)X2(+ ° С+Х6 ф1 = Х7(+ Х8(+ ... (+ Х1

10 Р2 Мо \х). х2,...,х6, ф = М5 х7 х8 ""х»);

2 . 2.

P3 = М6 (X1 X2,...,X6); (13 = M5 (Х7, Х8, .„Х 1); и P4 = х1, х2...х6

Здесь функция и-входового мажоритарного элемента с порогом К определяется

15 так:

О, если z1+ z2+...+zn <К, где г С {О, 1) и m = 1, 2, ...,и.

Известно, что логические функции. реализуемые на выходах различных типов сумматоров, являются симметрическими.

Поэтому логические функции fo.. f8, реализуемые устройством, могут быть заданы с

25 помощью рабочих чисел:

Несложно показать, что система логических функций (1) и (2) являются тождествен., ными.

35 реноса которого соединен с входом переноса сумматора и первыми входами первого и второго элементов И, выходы которых соединены с первым и вторым входами третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ

ДВА, третий вход которого соединен с выходом переноса второгб полусумматора, вход первого слагаемого которого соединен с выходом первого мажоритарного элемента с порогом "четыре", с инверсным входом первого элемента запрета и вторым входом первого элемента И, третий вход которого соединен с входом второго элемента запрета и входом первого слагаемого сумматора, вход второго слагаемого которого соединен с вторым входом второго элемента И и выходом первого элемента запрета, прямой вход которого соединен с выходом первого мажоритарного элемента с порогом "два, выход второго мажоритарного элемента с порогом "два" соединен с прямым входом

17971 10

Составитель Н.Маркелова

Техред M.Ìîðãåíòàë Корректор M.ÒKà÷

Редактор Г.Бельская

Заказ 653 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГК! IT CC(Р

113035, Москва, Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат Патент, г, Ужгород, ул. ГBI ëI; s ....::,,1Г 1. второго элемента запрета, инверсный вход которого соединен с выходом второго мажоритарного элемента с порогом "четыре", третьим входом второго элемента И и входом второго слагаемого второго полусумматорэ, выход суммы которого соединен с первым входом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом переноса сумматора, выход суммы первого полусум-. матора соединен с выходом первого разряда резул ьтата устройства, выходы четвертого и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены с выходами третьего и четвертого разрядов результата устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем увеличечия разрядности входной информации, в устройство введены третий и четвертый элементы И и пятый элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход которого соединен с выходом второго разряда результата устройства, входы разрядов с первого по пятый устройства соединены с первого по пятый входы третьего элемента И, шестой вход которого соединен с входом шестого разряда устройства и с шестыми входами первых мажоритарных элементов с порогом "два" и с порогом "четыре" и первого элемента

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход третьего элемента И соединен с первыми входами четвертого элемента И и пятого элемента СЛОЖЕНИЕ ПО МОДУЛ10 ДВА, второй вход которого соединен с выходом суммы сумматора, вход первого слагаемого которого соединен с вторым-входом четвертого элемента И, выход которого соединен с третьим входом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛ(О ДВА и четвертым входом третьего элемента

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.