Устройство для извлечения корня квадратного из суммы квадратов n величин

 

Использование: в вычислительной технике в качестве прецизионного функционального преобразователя при определении модуля вектора. Сущность изобретения: устройство содержит n блоков выделения модуля, входы которых являются входами устройства, амплитудный селектор, n управляемых делителей напряжения и сумматор с управляемым коэффициентом усиления, выход которого является выходом устройства. Повышение точности вычисления модуля вектора достигается за счет анализа соотношений между величинами входных сигналов. 2 ил.

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам извлечения корня квадратного из суммы квадратов нескольких величин, и может быть использовано в вычислительных устройствах для преобразования координат, определения суммарного вектора, когда требуются точность преобразования и высокое быстродействие.

Известно устройство на квадратичных преобразователях, сумматоре и устройстве извлечения квадратного корня.

Такое устройство может обладать высоким быстродействием, однако большое количество функциональных преобразо- вателей ограничивает точность измерений.

Известно устройство для извлечения корня, содержащее три амплитудных модулятора, генератор синусоидальных напряжений, два сумматора, фазовращатель, ограничитель, детектор и фильтр. Устройство осуществляет сложение модулированных по амплитуде высококачественных колебаний напряжений, сдвинутых по фазе относительно друг друга, и выделение огибающей суммарного сигнала.

Устройство ограничено по быстродействию и точности измерений. Количество преобразуемых величин ограничено тремя входными сигналами.

Известно устройство для извлечения корня квадратного из суммы квадратов n величин, содержащее операционный усилитель, выход которого является выходом устройства, n инверторов, входы которых являются входами устройства, n блоков выделения модулей, каждый из которых выполнен на n двухвходовых диодных элементах, подключенных входами к входам и выходам соответствующих инверторов и n резистивных звезд с n+1 входами каждая.

Устройство обладает высоким быстродействием, в нем нет сложных элементов, однако наличие большого количества диодов ограничивает точность измерений из-за падения на них напряжения, а использование кусочно-линейной аппроксимации увеличивает методическую погрешность измерений, которая при n 2 составляет 2% а при n 3 более 4% Наиболее близким техническим решением к предлагаемому по большему количеству сходных существенных признаков и достигаемому эффекту является устройство для извлечения квадратного корня из суммы квадратов n величин, содержащее n блоков выделения модуля сигналов, подключенных входами к входам устройства с первого по n-й соответственно, трехвходовый блок вычисления максимума, три двухвходовых блока вычисления максимума минимума, входы которых подключены к выходам блоков выделения модулей, а выходы подключены к входам многовходового сумматора на операционном усилителе с резистивной обратной связью.

Устройство простое по конструкции и построено на принципе кусочно-линейной аппроксимации искомого выражения суммой из комбинации входных напряжений, которые в зависимости от их соотношений складывают с постоянными коэффициентами, задаваемыми соотношением сопротивлениями резистора обратной связи ОУ и сопротивлений его входных резисторов.

Количество преобразуемых величин ограничено тремя, а точность преобразования не велика и ограничена точностью аппроксимации. Методическая погрешность составляет около 4% Целью изобретения является расширение функциональных возможностей при уменьшении погрешности преобразования.

Это достигается тем, что в устройство для извлечения корня квадратного из суммы квадратов n величин, содержащее n блоков выделения модуля, подключенных входами к входам устройства с первого по n-й соответственно, и сумматор, выход которого является выходом устройства, введены амплитудный селектор, n управляемых делителей напряжения, а сумматор выполнен с управляемым коэффициентом усиления, причем информационный вход каждого управляемого делителя напряжения соединен со своим управляющим входом, выход амплитудного селектора по максимальному сигналу подключен к управляющему входу сумматора с управляемым коэффициентом усиления, выходы амплитудного селектора с первого по n-й через соответствующий управляемый делитель напряжения подключен к информационным входам сумматора с управляемым коэффициентом усиления с первого по n-й соответственно.

На фиг.1 изображена функциональная схема устройства.

Устройство для извлечения корня квадратного из суммы квадратов n величин содержит блоки 1-1,1-2,1-n выделения модуля; амплитудный селектор 2; управляемые делители напряжения 3-1,3-2,3-n; сумматор 4 с управляемым коэффициентом усиления.

Блоки в устройстве соединены следующим образом. Входы блоков 1-1,1-2,1-n выделения модуля с первого по n-й подключены к входам устройства с первого по n-й соответственно. Выходы блоков 1-1,1-2,1-n выделения модулей с первого по n-й подключены к входам амплитудного селектора 2 с первого по n-й соответственно. Информационный вход каждого управляемого делителя напряжения 3i соединен со своим управляющим входом. Первый выход амплитудного селектора 2 по сигналу максимальной амплитуды подключен к управляющему входу сумматора 4 с управляемым коэффициентом усиления.

Выходы амплитудного селектора 2 с первого по n-й подключены к информационным входам управляемых делителей напряжения 3-1,3-2,3-n с первого по n-й соответственно. Выходы управляемых делителей напряжения 3-1,3-2,3-n c первого по n-й подключены к информационным входам сумматора 4 с управляемым коэффициентом усиления с первого по n-й соответственно. Выход сумматора 4 с управляемым коэффициентом усиления является выходом устройства.

На фиг.2 изображен амплитудный селектор 2 для n 3.

В его состав входит трехвходовый блок 5 выделения максимального сигнала, трехвходовый блок 6 выделения среднего из трех сигналов и алгебраический сумматор 7, причем три входа с первого по третий каждого из этих блоков подключены к входам амплитудного селектора с первого по третий соответственно. Выход блока 6 выделения среднего из трех сигналов подключен к четвертому входу алгебраического сумматора. Выход блока 5 выделения максимального сигнала подключен к пятому входу алгебраического сумматора. Выход блока 5 выделения максимального сигнала, выход блока 6 выделения среднего из трех сигналов и выход алгебраического сумматора 7 являются выходами амплитудного селектора соответственно с первого по третий.

При n > 3 используют несколько амплитудных селекторов, изображенных на фиг.2, несколько двухвходовых блоков для выделения максимального и минимального сигналов, несколько многовходовых блоков для выделения максимального сигнала, которые используют для последовательного сравнения и выделения общего сигнала из выделенных максимальных сигналов в группах, выделения максимального сигнала из оставшихся максимальных и медианных (средних) из оставшихся максимальных и медианных сигналов и так далее.

Устройство работает следующим образом.

На входы устройства с первого по n-й поступают входные сигналы напряжения U_x1, U_x2,U_xn. Эти сигналы поступают на соответствующий блок 1-1,1-2,1-n выделения модуля, на выходах которых получают сигналы напряжений IU_x1I, IU_x2I, IU_xnI соответственно. Эти напряжения поступают на входы с первого по n-й амплитудного селектора 2 соответственно.

С первого выхода амплитудного селектора 2 снимают сигнал максимальной амплитуды напряжения U_2-1 U_max; с второго снимают сигнал напряжения U_2-2, причем U_2-2 < U_2-1, с третьего сигнал напряжения U_2-3, причем U_2-3 ≅ U_2-2 и так далее, для которых справедливо U_2-1≥U_2-2≥.≥U_2-nU_min.

Амплитудный селектор 2 можно построить различными путями в зависимости от количества n преобразуемых величин. Например, если n3, то амплитудный селектор можно построить, как показано на фиг.2. В этом случае сигналы напряжений I U_x1I, I U_x2 I,I U_xn I поступают на входы с первого по третий блока 5 выделения максимального сигнала, блока 6 выделения среднего из трех сигналов (медианного) и алгебраического сумматора 7 соответственно.

На выходе блока 5 выделения максимального сигнала получают максимальный сигнал напряжения U_2-1. На выходе блока 6 для выделения медианного, т.е. среднего из трех сигналов, получают сигнал напряжения U_mid U_2-2≅U_2-1. В алгебраическом сумматоре 7 происходит суммирование сигналов I U_x1 I, I U_x2 I, I U_x3 I и вычитание сигналов напряжений U_max, U_mid. Поэтому на выходе алгебраического сумматора 7 получают минимальный из трех сигналов напряжения U_min.

Аналогично можно построить амплитудный селектор для n > 3. В этом случае входные сигналы можно разбить на группы по три или два сигнала в группе и последовательно сравнивать максимальные и оставшиеся сигналы, выделяя сигналы с более меньшими амплитудами.

Сигналы напряжений U_max U_2-1; U_2-2≅ U_2-1, U_2-n U_min с выходов амплитудного селектора 2 с первого по n-й поступают соответственно через управляемые делители напряжений 3-1,3-2,3-n на соответствующие информационные входы сумматора 4 с управляемым коэффициентом усиления.

Коэффициент передачи по каждому из входов А(n) этого сумматора 4 с управляемым коэффициентом усиления равняется А(n)a(n)K_o, где К_о общий коэффициент усиления для всех входов, значение которого управляется напряжением U_2-1 на управляющем входе: a(n) коэффициент передачи для каждого входа в отдельности.

Коэффициенты передачи а(n) выбирают следующим образом.

Для первого сигнала напряжения U_2-1= U_max выбирают коэффициент передачи а(1) 0,4142. Для второго сигнала напряжения U_2-2 выбирают коэффициент передачи а(2)0,3178. Для n-го сигнала напряжения U_2-nвыбирают коэффициент передачи a(n)= Коэффициент усиления К_о общий для всех входов, изменяется при изменении напряжения U_2-1 и определяется с помощью управляющего напряжения U_max, снимаемого с первого выхода амплитудного селектора 2 следующим образом.

При уменьшении величины напряжения на управляющем входе управляемого сумматора 4 увеличивается значение коэффициента усиления К_о. При напряжении U_max U_max' коэффициент усиления К_о устанавливают равным К_о 1. Напряжение U_max' выбирают из соображения получения максимально возможного напряжения на выходе управляемого сумматора 4. Если максимально возможное напряжение на выходе управляемого сумматора 4 равно напряжению U_вых(max), то напряжение U_max' определяют по формуле: U= U_вых(max)/ (1) Таким образом, коэффициент усиления К_о будет равен K_o= [U_вых(max)/( U_2-1)≥ 1. (2) Коэффициент передачи каждого управляемого делителя напряжения 3-i определяется напряжением на своем управляющем входе и пропорционально уменьшается при уменьшении этого напряжения. Так как каждый управляющий вход управляемого делителя напряжения 3-i соединен со своим информационным входом, то напряжение на выходе отдельного управляемого делителя напряжения определяется напряжением U_2-i на своем информационном входе следующим образом.

Так как U_2-1≥U_2-2 ≥,≥U_2-n, то для напряжений U_2-i cправедливо выражение: U_2-i<U<SUB>вых При напряжении U_2-i= U_max' коэффициент передачи управляемого делителя напряжения устанавливают равным К_i=1, Таким образом, на выходе каждого управляемого делителя напряжения 3-i получают сигнал напряжения U_3-i, определяемого выражением:
U_3-i (U_2-i)/(K_oK_i) (3) где K_o показывает, во сколько раз напряжение на первом выходе амплитудного селектора 2 меньше максимально возможного:
К_i показывает, во сколько раз напряжение на i-м выходе амплитудного селектора 2 меньше напряжения на первом выходе.

Эти напряжения U_3-i умножаются на общий коэффициент усиления К_о и на коэффициенты передачи а(n) по соответствующим входам управляемого сумматора и суммируются.

Следовательно, на выходе управляемого сумматора 4 всегда будет выходное напряжение, равное U₄ U_вых, которое определяют с помощью следующего выражения: U₄ [(U_2-1)a(1)/K_o]K_o + [(U_2-2)a)(2)/K_oK₂]K_o +
+. + [(U_2-n)a(n)/K_oK_n]K_o (U_2-1)a(1) +
+[(U_2-2)a(2)/K₂] ++ [(U_2-n)a(n)/K_n (4) После подстановки численных значений коэффициентов а(n) в выражении (4) получим значения выходного напряжения U_вых:
U_вых= U_2-1+(U_2-2)0,4142/K₂+.+(U_2-n)[-]/K_n (5)
Полученное выражение (5) аппроксимирует требуемую функцию. Для анализа полученного выражения (5) рассмотрим выражение для корня квадратного из суммы n величин входных напряжений:
U_z= (6)
Выражение (6) можно представить следующим образом:
U_z= U_max (7) где U_max максимальный по модулю сигнал;
К₂, К₃,К_n коэффициенты, показывающие во сколько раз второй, третий, n-й сигналы по модулю меньше сигнала U_max.

Полученное выражение (5) можно представить в следующем виде:
U_вых U_max[1 + a(2)/(K₂)² + a(3)/(K₃)², +
+ a(n)/(K_n)²] (8) Приравняем выражения (5) и (8) и определим, с какой точностью справедливо такое равенство. Поделив на значения максимальных по модулю сигналов U_max, получим:

(9)
Следовательно, определение корня квадратного из суммы квадратов n величин с помощью полученного выражения (5) будет иметь погрешность преобразования, которую можно установить, анализируя выражение (9).

Коэффициенты а(n) могут быть подобраны таким образом, чтобы с минимальной погрешностью обеспечить равенство (9).

Например, при выборе a(n) получим погрешность, равную нулю при равенстве модулей всех входных величин.

Определим погрешности преобразования при n 3.

U_max+a(2)U_mid/K₂+a(3)U_min/K₃ (10)
По исходному условию K₂ U_max/U_mid, K₃ U_max/U_min
Выражение (11) можно представить в следующем виде:
1+a(2)/(K₂)²+a(3)/(K₃)² (11)
Следовательно, нужно выбрать такие значения коэффициентов а(n), чтобы погрешность выражения (9) была минимальна.

Предположим, что U_x3 намного меньше двух других напряжений, тогда выражение (11) упрощается и сводится к выражению:
1+a(2)/(K₂)²
(12)
Погрешность q₁ при выполнении равенства (12) будет равна:
q₁=([K₂+0,4142/K₂]/[- 1} 100%
(13)
Из выражения (13) определим значение коэффициента К₂, при котором погрешность q₁ будет иметь экстремальное значение. Для этого определим выражение для производной (q₁) и, приравняв ее к нулю, определим К₂(q₁экс) 0,4142/(1 0,8284) 1,5536.

Этому значению К₂ (при К₃ >> K₂) будет соответствовать величина экстремальной погрешности, равная q₁экс -0,0148, что соответствует -1,48% Так как погрешности имеют одинаковый знак, то, применив постоянный множитель, равный К₀₁ 1,0074, можно обеспечить погрешность преобразования q₁/2, т.е. q₁ ±0,74%
Оценим величину погрешности при произвольном значении U_x3, т.е. при различных соотношениях коэффициентов К₂ и К₃.

При К₃ >> К₂ коэффициент а(3) оказывает минимальное влияние на результат измерений, что видно из выражения (9), а величина погрешности в этом случае (фактически при n 2), как было показано, не превышает значение +-0,74%
Определить погрешность преобразования при использовании полученного выражения (5) можно из выражения (9). Обозначим левую часть равенства (9) через L, а правую часть через Р, тогда погрешность q(n) будет иметь вид:
q(n)[P(n) L(n)]/L(n)} 100% (14) где Р(n) [1 + a(2)/(K₂)² + a(3)/(K₃)² +. + +a(n)/(K_n)²]
L(n)
Из выражения (14) определим погрешность q₂ для n 3.

Определим значения ошибки q₂ в окрестности значений К₂ 1,55, соответствующих экстремуму q₁. Получим такие параметры: если К₂ К₃ 1,55, то q₂ -3,58% если К₂ К₃ 1,5, то q₂ -3,57% если К₂ К₃= 1,6, то q₂ -3,65% если К₂ К₃ 1,7, то q₂ -3,64%
Как видно из приведенных значений погрешностей, q₂ имеет экстремальное значение около -3,65% Это означает, что напряжение U_выхна выходе сумматора 4 с управляемым коэффициентом усиления будет получаться меньше истинного значения максимально в 1, 038 раза. Чтобы получить методическую погрешность измерений в 2 раза меньше, т.е. около 1,9% следует увеличить выходное напряжение устройства в 1, 019 раза, т.е. увеличить в 1,019 раза все коэффициенты a(1), а(2), а(3). Такая коррекция выходного напряжения осуществляется с помощью выбора значений резисторов сумматора 4 с регулируемым коэффициентом усиления.

Если входной резистор по 1-му входу R₁; входной резистор по 2-му входу R₂; входной резистор по 3-му входу R₃; резистор обратной связи R_oc, то 1,019 a(1) R_oc/R₁ 1,019; 1,019˙a(2) R_oc/R₂ 0,422; 1,019˙а(3)R_oc/R₃ 0,324.

Аналогично рассчитывают соотношения резисторов при различном значении n.

Формула изобретения

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ КВАДРАТНОГО ИЗ СУММЫ КВАДРАТОВ N ВЕЛИЧИН, содержащее n блоков выделения модуля и сумматор, выход которого является выходом устройства, входами которого являются входы блоков выделения модуля, отличающееся тем, что в него введены амплитудный селектор и n управляемых делителей напряжения, сумматор выполнен в виде сумматора с управляемым коэффициентом усиления, причем выходы блоков выделения модуля соединены с входами амплитудного селектора, выходы которого подключены к входам соответствующих управляемых делителей напряжения, выходы которых соединены с информационными входами сумматора с управляемым коэффициентом усиления, управляющий вход которого подключен к выходу максимального сигнала амплитудного селектора.

РИСУНКИ

Рисунок 1, Рисунок 2