Бистабильная схема

Авторы патента:


 

О Il И С А Н И Е 23653I

ИЗОБРЕТЕНИЯ

Союз Советскил

Социалистических

Республии

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 26Л.1968 (¹ 1212953/18-24) с присоединением заявки №

Приоритет

Опубликовано 03.!1.1969. Бюллетень, м 7

Дата опубликования описания 11 Л 11.1969

1;л. 21а>, 36/18

МПК Н 03k

Комитет по делом изобретений и открытий при Совете Министров

СССР! ДЬ; 681.325.65(088.8) Авторы изобретения

В. А. Жуковский, В. Н. Лаут, В. С. Новизенцев, A. А. Соколов и М. В. Тяпкин

Заявитель

БИСТАБИЛЬНАЯ СХЕМА

Предлагаемая схема относится к области вычислительной техники.

Известны схемы, обладающие двумя устойчивыми состояниями (бистабильные схемы или триггеры), в которых роль управляемой обратной связи выполняют диодные логические схемы.

Для известных бистабильных схем характерно наличие двух парафазных выходов, что облегчает их использование в логических схемах. Однако часто бистабильные схемы выполняют только функцию хранения информации, когда второго инверсного выхода не требуется.

Предлагаемая бистабильная схема с управляемой обратной связью имеет только один выход (прямой) . Схема обладает высоким быстродействием и позволяет осуществить запоминание двоичной информации при использовании небольшого количества оборудования. Это достигнуто тем, что коллектор входного транзистора через подвешенный источник питания соединен с базой выходного транзистора, включенного,по с еме с общим коллектором, эмиттер которого соединен с выходом схемы и через диодную схему совпадения обратной связи — с эмиттером входного транзистора.

Предложенная схема приведена на чертеже.

Она состоит из входной диодной схемы совпадения на диодах 1 и 2, аноды которых соединены с резистором 8 и через сборочный диод 4 с эмпттером входного транзистора 5, б включенного по схеме с общей базой, коллектор которого через подвешенный источник питания, состоящий из трансформатора б, диодов 7 и конденсатора 8, подключен к базе выходного транзистора 9 и через резистор 10 к

10 источнику коллекторного питания 11 (†-Е )..

Змиттер транзистора 9, включенного по схеме с общим коллектором, соединен с выходом схемы 12 и через дподную схему совпадения цепи обратной связи на диодах 18 и

15 15 и резисторе 14 — с эмпттером транзистора 5 и резистором 17.

Схема имеет два устойчивых состояния.

Если потенциалы íà Входах. 18 и 19 диодных

20 схем совпадения таковы, что ток I>, задаваемый резистором 8, проходит через диод 2, а ток I, задаваемый резистором 1б, проходит через диод 14, то сборочные диоды 4 и 15 закрыты, и через транзистор 5 протекает лишь

25 небольшой ток I, „çàäàâàñìûé резистором 17.

При этом потенциал в точке а, а следовательно, и на выходе 12 схемы в основном определяется величиной — Е. Если теперь на вход 19 будет подан положительный по30 тенциал, то состояние схемы не изменится, 236531

П рсдмст изобретения — Ez — Ф

77 (.осг,.ии!сс!ь Г. С. 1(опатова

Л ", t t,tið Л. Л. Утехин!! Icxðtд Л. Л. Камышиикова !,орр«к!оры. Е. Ласточкина

В, Г1етрова

Заказ 1170, 2 Т,,!)атк 4о0 Г!одlI!!сиос! l1 11 11 I! 1 11 I%0!!1l!! t TH;;t! txIH:tl H .t!BI)t t. !HB. !! o t! t!!t!T!!I! и!)и t! Ht I .X1!BH!i TI!o!! с.с.(.1

Москиcl. Центр. II!. Ссрова, 3,, 4

1lt.!о. р:-!Фии. !Ill v.,tHtч!Ов к так как гок 1 протекает через диод 11, и диод 15 по-прежнему заперт.

Если на все входы схемы совпадения ия некоторое время поданы полоакительные потенииалы достаточной величины, то ток 1, переклк! чается и течет:1ерез транзи стор 5. При это м поте.: Ш!ял з точке а и IIH выходе схемы 1(р стяновитс5! Ilo.io.ê!ITcëBIIûì. Ес Ill в этот момент потенциал 5!а вхо5c 19 также полоткителси, то иерскл!О !яется и TQK 1еь П ро! екс!я через входной транзистор 5, он создаст дополнительное падение напряжен!гя иа иагрузочиом резисторе 10.

Если теперь входной си IIHл будет снят, т. е.

Il3 îд !и !!з «: одоп, например 16, подан отрииатсльный потеиииал, схема несмотря иа это

ИС !ICII51CT CBOOI O COCTO5IHII51, ТЯК KHK ТОК J> Поп рсжисмм II poTcKHñò через р с!изи Top 5, поддсржив! иог5ожитс, 1ьиый IIBTcIIII IIH, H H выходес 12 cxe»I>1.

Таким образом, I +313> ебссие и!в5!Ст xpH!Icuuc дBoil и!Ой !и!фора!Яииг!.

Входной транзистор 5 благодаря иаличшо

«иодвси5сино! О» источника напряжения рабоTHcT» IIe1I Hc»1mc! I!box! рсжиме.

Уровни напряжений на выходе схемы достато шо стабильны, так как практически зависят оТ Е>, ToKoB !! II 1а и всличн!!bl Резистора 10.

5 0

IiIIcT IoII, 5и!яя cxc iHt содержащая входные

;.иодные схемы совпадения:l,диодную схех!у совпадения в лепи обратной связи, входной гранз!!стор, вклю 5снный по схеме с общей ба15 зой, подвешенный llcTot íl!K питания и выходIIcI транзистор, от.!ича>ои!О5!гя тем,:!то с целью повышения obicTpoJ,CIIcTBII51 и уменьшения количества оборудования, коллектор вход!!ого тpHIIHllcTopH через подвешеиныи:IcTo÷íèê и;I20 тания соединен с базой выходного транзистора, вклю iclilloi по схеме с общих! коллекloром, эмиттср которого соединен с выходом схемы и !срез диодную схему совпадения обратной связи — с эм!!ттсром входного транзи25 стор а.

Бистабильная схема Бистабильная схема 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх