Способ изготовления полупроводниковой структуры



Способ изготовления полупроводниковой структуры
Способ изготовления полупроводниковой структуры

 

H01L21/00 - Способы и устройства для изготовления или обработки полупроводниковых приборов или приборов на твердом теле или их частей (способы и устройства, специально предназначенные для изготовления и обработки приборов, относящихся к группам H01L 31/00- H01L 49/00, или их частей, см. эти группы; одноступенчатые способы изготовления, содержащиеся в других подклассах, см. соответствующие подклассы, например C23C,C30B; фотомеханическое изготовление текстурированных поверхностей или поверхностей с рисунком, материалы или оригиналы для этой цели; устройства, специально предназначенные для этой цели вообще G03F)[2]

Владельцы патента RU 2556765:

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (RU)

Использование: для производства полупроводниковых приборов, в частности в технологии изготовления биполярных транзисторов с низкой плотностью дефектов. Сущность изобретения заключается в том, что способ изготовления полупроводникового прибора включает нанесение эпитаксиального слоя, формирование областей эмиттера, коллектора и базы, которую формируют легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 с. Технический результат: обеспечение возможности снижения плотности дефектов, улучшения параметров, повышения качества и увеличения процента выхода годных. 1 табл.

 

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления биполярных транзисторов с низкой плотностью дефектов.

Известен способ создания транзистора [Пат. 5163178 США, МКИ H01L 29/72], в котором тип проводимости подложки соответствует типу проводимости области базы прибора. Эмиттерный и коллекторный электроды создают путем локального легирования поверхности подложки через окна, сформированные с использованием фотолитографии; ширина базы определяется расстоянием между легированными областями. Затем проводят повторный процесс легирования удаленных от базы частей электродов эмиттера и коллектора, повышая в них концентрации легирующих примесей. В таких приборах из-за нетехнологичности процессов формирования легированных областей увеличиваются токи утечки.

Известен способ изготовления транзистора [Пат. 5047365 США, МКИ H01L 21/20] с улучшенными характеристиками. На полуизолирующую подложку GaAs наносятся эпитаксиальные слои n+ - GaAs:Si (эмиттер) и n GaAs:Si. Далее выращивается эпитаксиальный слой n Ge:Si (коллектор), при этом нижняя часть этого слоя за счет диффузии Ga из нижележащего слоя GaAs приобретает проводимость p+ типа. Затем путем имплантации ионов В+ по бокам слоя Ge формируются p+-участки, базовые области, а по бокам n GaAs-слоя - высокоомные изолирующие участки.

Недостатками способа являются:

- низкая технологичность;

- низкие значения коэффициента усиления;

- высокая плотность дефектов.

Задача, решаемая изобретением: снижение плотности дефектов, обеспечивающее технологичность, улучшение параметров, повышение надежности и увеличение процента выхода годных.

Задача решается путем формирования базовой области полупроводникового прибора легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 с.

Технология способа состоит в следующем: транзисторную структуру и области эмиттера и коллектора формируют по стандартной технологии, а базовую область формируют легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 сек. Затем формируют контактные области эмиттера, базы и коллектора по стандартной технологии. Так как углерод имеет наименьший коэффициент диффузии, то это позволяет получить резкий профиль распределения примеси и повысить коэффициент усиления прибора и напряжения пробоя.

По предлагаемому способу были изготовлены и исследованы полупроводниковые структуры.

Результаты обработки представлены в таблице 1.

Экспериментальные исследования показали, что выход годных структур на партии пластин, сформированных в оптимальном режиме, увеличился на 17,4%.

Технический результат: снижение плотности дефектов, обеспечение технологичности, улучшение параметров, повышение качества и увеличение процента выхода годных.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Предложенный способ изготовления полупроводникового прибора путем формирования базовой области легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 с позволяет повысить процент выхода годных структур и улучшить их надежность.

Способ изготовления полупроводникового прибора, включающий нанесение эпитаксиального слоя, формирование областей эмиттера, коллектора и базы, отличающийся тем, что область базы формируют легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 с.



 

Похожие патенты:

Изобретение относится к области силовой электроники. Кассета для сплавления элементов конструкции полупроводниковых диодов содержит основание, выполненное из пластины углерода, в котором по образующей окружности термокомпенсатора изготовлены п-образные полости глубиной h=(1-2) диаметра керамических стержней.

Изобретение относится к полупроводниковой технике и может быть использовано в производстве детекторов электромагнитных излучений различной длины. Сущность изобретения заключается в том, что наносят слой полупроводникового материала требуемой толщины на керамическую, стеклянную или полимерную непроводящую пластину.

Изобретение относится к области микроэлектроники, в частности к созданию тонкопленочных элементов матрицы неохлаждаемого типа в тепловых приемниках излучения (болометров) высокой чувствительности. Способ получения чувствительного элемента матрицы теплового приемника на основе оксида ванадия представляет собой нанесение металлической пленки ванадия и электродов методами магнетронного распыления и последующей лифт-офф литографии на диэлектрическую подложку.

Использование: для создания материалов с новыми свойствами и способа обработки поверхности твердого материала с получением на этой поверхности структур с чешуйками субмикронной толщины и микронными размерами и/или с субмикронными трещинами и щелями между упомянутыми чешуйками и/или участками поверхности с характерными субмикронными перепадами по высоте рельефа.

Изобретение относится к способу образования прозрачного легированного слоя, содержащего оксид цинка, на полимерной подложке для оптоэлектронных устройств и прозрачному легированному слою.

Группа изобретений относится к области электронной техники, микро- и наноэлектроники и может быть использована для локального определения концентрации свободных носителей заряда в отдельно взятых полупроводниковых нанообъектах и наноструктурах, а также для контроля качества материалов, применяемых в полупроводниковом приборостроении.

Изобретение относится к технологии получения изделий оптоэлектроники и солнечной энергетики, а именно к раствору для гидрохимического осаждения полупроводниковых пленок сульфида индия(III).

Изобретение относится к области вычислительной техники, а именно к области цифровой обработки сигналов. Технический результат - снижение энергопотребления на единицу производительности и повышение производительности процессора.

Изобретение относится к устройству для перемещения подложек согласно технологии производства микропроцессорной техники без образования частиц в миниатюрных рабочих средах в условиях чистого помещения.

Изобретение относится к способам получения тонкослойных детекторов заряженных частиц, основанных на явлениях термостимулированной и/или оптически стимулированной люминесценции.
Использование: для изготовления полупроводниковых приборов и интегральных схем. Сущность изобретения заключается в том, что способ обработки обратной стороны кремниевых подложек на основе полировальной подушки включает обработку поверхности кремниевых подложек, поверхность подложки подвергается обработке полировальной подушкой, пропитанной суспензией, в два этапа: 1. Алмазная суспензия марки 3 до 13 класса чистоты поверхности, толщина удаляемого слоя 28±2 мкм, скорость удаления 0,8±0,1 мкм/мин; 2. Алмазная суспензия марки 1 до 14 класса чистоты поверхности, толщина удаляемого слоя 6±1 мкм, скорость удаления 1,0±0,1 мкм/мин, где глубина нарушенного слоя составляет 0,6 мкм. Технический результат: обеспечение чистой поверхности кремниевых подложек без сколов и царапин и повреждений обрабатываемой поверхности.

Изобретение относится к технологии присоединения элемента интегральной схемы (чип) к поверхности, которая содержит проводящие рисунки. Технический результат - создание способа и устройства для быстрого, плавного и надежного подключения чипа к печатной проводящей поверхности за счет точечного характера передачи тепла и приложения давления к поверхности в точках контакта. Достигается это тем, что сначала чип (201) нагревают до первой температуры, более низкой, чем температура, которую чип может выдерживать без повреждения под действием тепла. Нагретый чип прижимают к печатной проводящей поверхности с первым прижимающим усилием. Совместного воздействия первой температуры и первого прижимающего усилия достаточно для того, чтобы, по меньшей мере, частично расплавить материал печатной проводящей поверхности и/или соответствующей точки контакта на чипе (205, 206). 2 н. и 13 з.п. ф-лы, 13 ил.
Наверх