Двоичный вычитатель

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении двоичного вычитателя. Двоичный вычитатель предназначен для выполнения операции А-В-Bin, где А, В, Bin ∈ {0,1} есть входные двоичные сигналы, и может быть использован в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Двоичный вычитатель содержит элемент НЕ (1), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (2), два замыкающих и два размыкающих ключа (31, 32 и 41, 42). За счет указанного аппаратурного состава достигнуто уменьшение цены по Квайну и устранение мест пересечения соединений. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны двоичные вычитатели (см., например, рис. 9.9б на стр. 219 в книге Токхейм Р. Основы цифровой электроники. М: Мир, 1988 г.), которые выполняют операцию А-В, где А, В ∈ {0,1} есть входные двоичные сигналы.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных двоичных вычитателей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный вычитатель (рис. 9.11 в на стр. 220 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), который содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и выполняет операцию А-В-Bin, где A, B, Bin ∈ {0,1} есть входные двоичные сигналы.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложность последнего, обусловленная тем, что цена по Квайну прототипа равна 12 и в нем имеется два места пересечения соединений.

Техническим результатом изобретения является упрощение двоичного вычитателя за счет уменьшения его цены по Квайну и устранения мест пересечения соединений при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном вычитателе, содержащем элемент НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, j-й вход которого соединен с j-ым входом двоичного вычитателя, особенность заключается в том, что в него дополнительно введены два замыкающих и два размыкающих ключа, причем вход второго и вход первого замыкающих ключей соединены соответственно с выходом элемента НЕ и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного выходом к управляющему входу всех ключей, а выход j-го замыкающего ключа соединен с выходом j-го размыкающего ключа и j-ым выходом двоичного вычитателя, подсоединенного третьим входом к входу элемента НЕ и входу j-го размыкающего ключа.

На чертеже представлена схема предлагаемого двоичного вычитателя.

Двоичный вычитатель содержит элемент НЕ 1, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, замыкающие ключи 31, 32 и размыкающие ключи 41, 42, причем входы ключей 32 и 31 соединены соответственно с выходом элемента 1 и вторым входом элемента 2, подсоединенного выходом к управляющему входу всех ключей, а выход ключа 3j соединен с выходом ключа 4j и j-ым выходом двоичного вычитателя, подсоединенного j-ым и третьим входами соответственно к j-му входу элемента 2 и входу элемента 1, входу ключа 4j.

Работа предлагаемого двоичного вычитателя осуществляется следующим образом. На его первый, второй, третий входы подаются соответственно двоичные сигналы A, B, Bin ∈ {0,1}. Если на управляющем входе ключей 31, 32, 41, 42 присутствует логическая «1» (логический «0»), то ключи 31, 32 замкнуты (разомкнуты), а ключи 41, 42 разомкнуты (замкнуты). В представленной ниже таблице приведены полученные с учетом работы ключей значения действующих на первом, втором выходах предлагаемого вычитателя сигналов Bout, D для всех возможных наборов значений сигналов А, В, Bin.

Представленная таблица совпадает с таблицей (рис. 9.10б на стр. 219 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), согласно которой реализуется операция A-B-Bin.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный вычитатель выполняет операцию A-B-Bin, где A, B, Bin ∈ {0,1} есть входные двоичные сигналы, и является по сравнению с прототипом более простым, так как цена по Квайну предлагаемого вычитателя равна 8 и в нем отсутствуют места пересечения соединений.

Двоичный вычитатель, содержащий элемент НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, j-й вход которого соединен с j-ым входом двоичного вычитателя, отличающийся тем, что в него дополнительно введены два замыкающих и два размыкающих ключа, причем вход второго и вход первого замыкающих ключей соединены соответственно с выходом элемента НЕ и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного выходом к управляющему входу всех ключей, а выход j-го замыкающего ключа соединен с выходом j-го размыкающего ключа и j-ым выходом двоичного вычитателя, подсоединенного третьим входом к входу элемента НЕ и входу j-го размыкающего ключа.



 

Похожие патенты:

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания цифровых устройств троичной логики.

Изобретение относится к устройствам обработки цифровых данных для сложения или вычитания и может быть использовано в устройствах вычислительной техники и систем управления.

Изобретение относится к вычислительной технике и может быть использовано для построения надежных, портативных, многоразрядных, быстродействующих сумматоров, построенных по схеме «Манчестерская цепь переноса» (Manchester Carry Chain).

Изобретение относится к вычислительной технике и может быть использовано для построения надежных, портативных, многоразрядных, быстродействующих сумматоров, построенных по схеме «Манчестерская цепь переноса» (Manchester Carry Chain).

Изобретение относится к вычислительной технике, предназначено для суммирования двоичных чисел и может быть использовано в системах передачи и обработки информации для цифровой обработки сигналов, при решении комбинаторных задач.

Изобретение относится к вычислительной технике и может использоваться в системах автоматического регулирования, автокомпенсаторах, в которых требуется получить результат накопления с помощью алгебраического сложения большого количества двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях.

Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано для сложения двоичных кодов. Техническим результатом является повышение быстродействия.

Изобретение предназначено для сложения двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Изобретение относится к двоичныму вычитателю, который формирует двоичный код разности двух двоичных чисел, задаваемых двоичными сигналами, а также формирования бита, определяющего ее знак. Технический результат заключается в обеспечении обработки трехразрядных двоичных чисел. Двоичный вычитатель содержит шесть элементов НЕ (11, …, 16), восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (21, …, 28) и шесть элементов И (31, …, 36). 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в арифметических сумматорах для выполнения операций суммирования над числами в двоичном коде. Технический результат заключается в сокращении объема оборудования и, как следствие, уменьшении энергопотребления за счет исключения одного n/2-разрядного двухвходового мультиплексора, одного одноразрядного двухвходового мультиплексора, одного n/2-разрядного сумматора и введения одного (n/2+1)-разрядного полусумматора. Сущность изобретения заключается в реализации следующего способа суммирования n-разрядных чисел А и В. Имея n-разрядный сумматор, делят его на 2 равные n/2-разрядные группы. На одном n/2-разрядном сумматоре суммируют младшие поля операндов Амл и Вмл, на втором n/2-разрядном сумматоре суммируют старшие поля операндов Аст и Вст при условии, что перенос на Cin2 на втором n/2-разрядном сумматоре равен «0». 1 ил.

Изобретение относится к вычислительным устройствам, функционирующим в системе остаточных классов, и может быть использовано при аппаратной реализации криптографических алгоритмов. Технический результат - повышение быстродействия устройства. Для этого устройство содержит блоки памяти хранения значений слагаемых, блоки памяти хранения значений знаков слагаемых, многоканальный мультиплексор, мультиплексор, первый вычитающий счетчик, первый многовходовый логический элемент ИЛИ-НЕ, второй вычитающий счетчик, второй многовходовый логический элемент ИЛИ-НЕ, реверсный счетчик по настраиваемому модулю, третий вычитающий счетчик, третий многовходовый логический элемент ИЛИ-НЕ, счетчик по настраиваемому модулю, элементы задержки сигнала, выходной регистр. 1 ил.

Группа изобретений относится к области вычислительной техники и может быть использована в процессорных устройствах ЭВМ и устройствах цифровой автоматики. Техническим результатом является повышение быстродействия выполнения операции сложения и расширение функциональных возможностей устройства за счет выполнения операций логического сложения и логического умножения при минимальных затратах оборудования. Каждый двоичный разряд устройства содержит четыре элемента И, четыре элемента ИЛИ, один элемент НЕ, три информационных входа, два информационных выхода, три входа управления. 4 н.п. ф-лы, 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в цифровых синтезаторах частот широкополосных систем связи. Техническим результатом является сокращение объема оборудования и уменьшение энергопотребления. Устройство содержит два n-разрядных сумматора, (n+1)-разрядный полусумматор, 2n-разрядный регистр. 1 ил.

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания устройств троичной арифметики. Техническим результатом является реализация устройства троичного сложения и вычитания. Устройство содержит 10 пороговых элементов троичной логики, узел троичной схемотехники и троичный полный последовательный сумматор. 1 ил., 5 табл.

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания устройств троичной арифметики. Техническим результатом является реализация устройства троичного сложения и вычитания. Устройство содержит 10 пороговых элементов троичной логики, узел троичной схемотехники и троичный полный последовательный сумматор. 1 ил., 5 табл.

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении двоичного вычитателя. Двоичный вычитатель предназначен для выполнения операции А-В-Bin, где А, В, Bin ∈ {0,1} есть входные двоичные сигналы, и может быть использован в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Двоичный вычитатель содержит элемент НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два замыкающих и два размыкающих ключа. За счет указанного аппаратурного состава достигнуто уменьшение цены по Квайну и устранение мест пересечения соединений. 1 ил., 1 табл.

Наверх