Устройство селекции большего из двоичных чисел

Изобретение относится к области вычислительной техники и может быть использовано для селекции большего из n-разрядных двоичных чисел. Техническим результатом является обеспечение обработки трех n-разрядных двоичных чисел. Устройство содержит 3×(n-1) элементов 2И, n элементов 3ИЛИ, n-1 элементов НЕ и 3×(n-1) мажоритарных элементов. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны устройства селекции большего из двоичных чисел (см., например, патент РФ 2363034, кл. G06F 7/02, 2009 г.), выполняющие селекцию большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции большего из двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции большего из двоичных чисел (патент РФ 2300135, кл. G06F 7/02, 2007 г.), которое содержит 2×(n-2) элементов 2И и выполняет селекцию большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции большего из трех n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции большего из двоичных чисел, содержащем 2×(n-2) элементов 2И, особенность заключается в том, что в него дополнительно введены n+1 элементов 2И, n элементов 3ИЛИ, n-1 элементов НЕ и 3×(n-1) мажоритарных элементов, причем все элементы сгруппированы в n групп так, что k-я () и n-я группы содержат соответственно элемент 3ИЛИ, элемент НЕ, три мажоритарных элемента и элемент 3ИЛИ, а r-я () группа дополнительно содержит три элемента 2И, в k-й группе второй вход i-го () мажоритарного элемента, подключенного третьим входом к выходу элемента НЕ, и вход элемента НЕ соединены соответственно с i-ым входом и выходом элемента 3ИЛИ, в r-й группе выход i-го элемента 2И подключен к i-му входу элемента 3ИЛИ, в m-й () группе первый вход i-го элемента 2И соединен с первым входом i-го мажоритарного элемента, выход i-го мажоритарного элемента k-й группы подключен к первому входу i-го элемента 2И (k+1)-й группы, а второй вход i-го мажоритарного элемента первой группы, подключенного первым входом к шине единичного потенциала, второй вход i-го элемента 2И r-й группы и выход элемента 3ИЛИ j-й () группы соединены соответственно с (n×i-n+1)-ым, (n×i-n+r)-ым входами j-ым выходом устройства селекции большего из двоичных чисел.

На фиг. представлена схема предлагаемого устройства селекции большего из двоичных чисел.

Устройство селекции большего из двоичных чисел содержит элементы 2И 112,…,13n, элементы 3ИЛИ 21,…,2n, элементы НЕ 31,…,3n-1, мажоритарные элементы 411,…,43(n-1), причем все элементы сгруппированы в n групп так, что k-я () и n-я группы содержат соответственно элементы 2k, 3k, 41k, 42k 43k и элемент 2n, а r-я () группа дополнительно содержит элементы 1r, 12r, 13r второй вход элемента 4ik (), подключенного третьим входом к выходу элемента 3k, и вход элемента 3k соединены соответственно с i-ым входом и выходом элемента 2k, выход элемента 1ir, первый вход элемента 1im () и выход элемента 4ik подключены соответственно к i-му входу элемента 2r, первому входу элемента 4im и первому входу элемента 1i(k+1), а второй вход элемента 4i1, подключенного первым входом к шине единичного потенциала, второй вход элемента 1ir и выход элемента 2j () соединены соответственно с (n×i-n+1)-ым, (n×i-n+r)-ым входами и j-ым выходом устройства селекции большего из двоичных чисел.

Работа предлагаемого устройства селекции большего из двоичных чисел осуществляется следующим образом. На его первый,…,n-й, (n+1)-й,…, (2×n)-й, (2×n+1)-й,…, (3×n)-й входы подаются соответственно произвольные двоичные сигналы xn-1,…,х0∈{0,1}, yn-1,…,у0∈{0,1}, gn-1,…,g0∈{0,1}, которые задают подлежащие обработке n-разрядные двоичные числа xn-1…х0, yn-1…у0, gn-1…g0 (xn-1, yn-1, gn-1 и х0, y0, g0 определяют значения старших и младших разрядов соответственно). Тогда сигнал на j-ом () выходе предлагаемого устройства будет определяться выражением

где

Здесь ∨, ⋅, , # есть символы операций ИЛИ, И, НЕ, Maj. Отметим, что сигнал на выходе трехвходового мажоритарного элемента равен 1 (0) только тогда, когда на двух или на трех входах этого элемента действуют сигналы, равные 1 (0). В представленной ниже таблице приведены значения реализуемых выражениями (2), (3), (4) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при j=2.

Анализ данных, приведенных в таблице, позволяет заключить, что:

1) если xn-1=yn-1=gn-1 либо xn-1>yn-1=gn-1 либо yn-1>xn-1=gn-1 либо gn-1>xn-1=yn-1 либо xn-1=yn-1>gn-1 либо xn-1=gn-1>yn-1 либо yn-1=gn-1>xn-1, то соответственно z11=z21=z31=1 либо z11=1, z21=z31=0 либо z21=1, z11=z31=0 либо z31=1, z11=z21=0 либо z11=z21=1, z31=0 либо z11=z31=1, z21=0 либо z21=z31=1, z11=0;

2) если z1(j-2)=z2(j-2)=z3(j-2)=1 и xn-j+1=yn-j+1=gn-j+1, либо z1(j-2)=z2(j-2)=z3(j-2)=1 и xn-j+1>yn-j+1=gn-j+1 либо z1(j-2)=z2(j-2)=z3(j-2)=1 и yn-j+1>xn-j+1=gn-j+1 либо z1(j-2)=z2(j-2)=z3(j-2)=1 и gn-j+1>xn-j+1=yn-j+1 либо z1(j-2=z2(j-2)=z3(j-2)=1 и xn-j+1=yn-j+1>gn-j+1 либо z1(j-2)=z2(j-2)=z3(j-2)=1 и xn-j+1=gn-j+1>yn-j+1 либо z1(j-2)=z2(j-2)=z3(j-2)=1 и yn-j+1=gn-j+1>xn-j+1, то соответственно z1(j-1)=z2(j-1)=z3(j-1)=1 либо z1(j-1)=1, z2(j-1)=z3(j-l)=0 либо z2(j-1)=1, z1(j-1)=z3(j-1)=0 либо z3(j-1)=1, z1(j-1)=z2(j-1)=0 либо z1(j-1)=z2(j-1)=1, z3(j-1)=0 либо z1(j-1)=z3(j-1)=1, z2(j-1)=0 либо z2(j-1)=z3(j-1)=1, z1(j-1)=0;

3) если z1(j-2)=1 и z2(j-2)=z3(j-2)=0 либо z2(j-2)=1 и z1(j-2)=z3(j-2)=0 либо z3(j-2)=1 и z1(j-2)=z2(j-2)=0, то соответственно z1(j-1)=1, z2(j-1)=z3(j-1)=0 либо z2(j-1), z1(j-1)=z3(j-1)=0 либо z3(j-1)=1, z1(j-1)=z2(j-1)=0;

4) если z1(j-2)=z2(j-2)=1, z3(j-2)=0 и xn-j+1=yn-j+1 либо z1(j-2)=z2(j-2)=1, z3(j-2)=0 и xn-j+1>yn-j+1 либо z1(j-2)=z2(j-2)=1, z3(j-2)=0 и xn-j+1<yn-j+1, то соответственно z1(j-1)=z2(j-1)=1, z3(j-1)=0 либо z1(j-1)=1, z2(j-1)=z3(j-1)=0 либо z2(j-1)=1, z1(j-1)=z3(j-1)=0;

5) если z1(j-2)=z3(j-2)=1, z2(j-2)=0 и xn-j+1=gn-j+1 либо z1(j-2)=z3(j-2)=1, z2(j-2)=0 и xn-j+1>gn-j+1 либо z1(j-2)=z3(j-2)=1, z2(j-2)=0 и xn-j+1<gn-j+1, то соответственно z1(j-1)=z3(y-1)=1, z2(j-1)=0 либо z1(j-l)=1, z2(j-1)=z3(j-l)=0 либо z3(j-l)=1, z1(j-1)=z2(j-1)=0;

6) если z2(j-2)=z3(j-2)=1, z1(j-2)=0 и yn-j+1=gn-j+1 либо z2(j-2)=z3(j-2)=1, z1(j-2)=0 и yn-j+1>gn-j+1 либо z2(j-2)=z3(j-2)=1, z1(j-2)=0 и yn-j+1<gn-j+1, то соответственно z2(j-1)=z3(j-1)=1, z1(j-1)=0 либо z2(j-l)=1, z1(j-l)=z3(j-l)=0 либо z3(j-l)=1, z1(j-l)=z2(j-1)=0.

Таким образом, на первом и r-ом () выходах предлагаемого устройства согласно (1) получим

и

,

где xn-1…xn-r+1, yn-1…yn-r+1, gn-1…gn-r+1 - фрагменты n-разрядных двоичных чисел xn-1…x0, yn-1…y0, gn-1…g0. Следовательно, с учетом (5), (6) имеем wn-1…w0=max(xn-1…x0, yn-1…y0, gn-1…g0), где wn-1…w0 есть n-разрядное двоичное число, задаваемое двоичными сигналами w0,…,wn-1∈{0,1} (wn-1 и w0 определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию большего из трех n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Устройство селекции большего из двоичных чисел, содержащее 2×(n-2) элементов 2И, отличающееся тем, что в него дополнительно введены n+1 элементов 2И, n элементов 3ИЛИ, n-1 элементов НЕ и 3×(n-1) мажоритарных элементов, причем все элементы сгруппированы в n групп так, что k-я и n-я группы содержат соответственно элемент 3ИЛИ, элемент НЕ, три мажоритарных элемента и элемент 3ИЛИ, а r-я группа дополнительно содержит три элемента 2И, в k-й группе второй вход i-го мажоритарного элемента, подключенного третьим входом к выходу элемента НЕ, и вход элемента НЕ соединены соответственно с i-м входом и выходом элемента 3ИЛИ, в r-й группе выход i-го элемента 2И подключен к i-му входу элемента 3ИЛИ, в m-й группе первый вход i-го элемента 2И соединен с первым входом i-го мажоритарного элемента, выход i-го мажоритарного элемента k-й группы подключен к первому входу i-го элемента 2И (k+1)-й группы, а второй вход i-го мажоритарного элемента первой группы, подключенного первым входом к шине единичного потенциала, второй вход i-го элемента 2И r-й группы и выход элемента 3ИЛИ j-й группы соединены соответственно с (n×i-n+1)-м, (n×i-n+r)-м входами и j-м выходом устройства селекции большего из двоичных чисел.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к области радиотехники. Технический результат – схемотехническое упрощение, сокращение номенклатуры и числа используемых логических элементов, обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке высоконадежных устройств и систем, применяющих мажоритарное резервирование.

Изобретение относится к технике связи и может быть использовано в приемниках циркуляционных односторонних сетей передачи данных с повторениями. Техническим результатом изобретения является повышение оперативности доведения сообщений в каналах связи циркулярных односторонних сетей передачи данных с повторениями, а также схемотехническое упрощение приемника сообщений, который достигается за счет того, что приемник содержит последовательно соединенные демодулятор, декодер и интерфейс представления данных, при этом декодер имеет дополнительный информационный выход, который связан с блоком накопления сообщений, который последовательно связан с блоком формирования векторов, блоком мажоритарных проверок и блоком формирования логических сообщений, при этом выход блока формирования логических сообщений связан со вторым информационным входом декодера, управляющий выход которого соединен с управляющим входом блока формирования векторов, а управляющий выход блока формирования векторов соединен с управляющим входом блока формирования логических сообщений.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Логический преобразователь предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующего заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь - в качестве элементов первого каскада дерева Уоллеса умножителей.

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в самосинхронных схемах. Технический результат изобретения заключается в обеспечении возможности использования устройства в самосинхронных схемах, в которых необходима реализация фазы гашения помимо рабочей фазы.

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания устройств троичной арифметики.

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания цифровых устройств троичной логики.

Изобретение относится к вычислительной технике и может быть использовано в отказоустойчивых, радиационно-стойких программируемых логических интегральных схемах (ПЛИС) для вычисления логических функций.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к области вычислительной техники и может быть использовано для селекции большего из n-разрядных двоичных чисел. Техническим результатом является обеспечение обработки трех n-разрядных двоичных чисел. Устройство содержит 3× элементов 2И, n элементов 3ИЛИ, n-1 элементов НЕ и 3× мажоритарных элементов. 1 ил., 1 табл.

Наверх