Способ изготовления полупроводникового прибора

Авторы патента:

Мустафаев Абдулла Гасанович (RU)

Мустафаев Арслан Гасанович (RU)

Мустафаев Гасан Абакарович (RU)

Хасанов Асламбек Идрисович (RU)

H01L21/76 - получение изоляционных областей между компонентами

Владельцы патента RU 2756003:

Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (RU)

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления изолирующего слоя с пониженным значением тока утечки. Предложен способ изготовления полупроводникового прибора, включающий процессы формирования активных областей прибора, изолирующего слоя, отличающийся тем, что изолирующий слой формируют выращиванием слоя окисла на подложке InР р-типа проводимости с уровнем легирования 8*10¹⁷ см^-3 путем реактивного распыления пластины InР n-тип 0,002 Ом*см при давлении 3-10^-5 Па и напуском кислорода О₂ давлением 13 Па, при плотности тока на катоде 0,5 мА/см², плотности магнитного потока 0,015 Тл, температуре подложки 70°С осаждением со скоростью 2,5 нм/мин, с последующим отжигом при температуре подложки 250°С в атмосфере азота N₂ в течение 35 мин. Технический результат заключается в снижении токов утечек, обеспечении технологичности, улучшении параметров приборов, повышении качества и увеличении процента выхода годных. 1 табл.

Известен способ изготовления полупроводникового прибора [Заявка 1241142 Япония, МКИ H01L 21/76] путем формирования межэлементной изоляции, выращиванием тонкой и толстой пленки нитрида кремния и созданием из последней маску, защищающую области формирования компонентов прибора. Через тонкую пленку имплантируют ионы примеси для создания первого охранного кольца. Через толстую пленку имплантируют ионы примеси для создания второго охранного кольца. В таких приборах из-за формирования охранных колец повышается площадь кристалла и ухудшаются электрические параметры приборов.

Известен способ изготовления полупроводникового прибора [Патент 4983537 США, МКИ H01L 21/76] путем формирования диэлектрической изоляции элементов ИС скрытым SiO₂, заполняющим протравленную в Si-подложку, позволяющий исключить образование паразитного проводящего канала у боковых стенок в Si, и снизить напряженность электрического поля и токи утечки. В Si-подложке реактивным ионным травлением или локального окисления формируется канавка со сглаженным закругленными боковыми стенками. Внутренняя поверхность канавки термически окисляется, затем проводится ПФХО слоя SiO₂, заполняющего объем канавки, который выступает в качестве защитного изолирующего слоя.

Недостатками этого способа являются:

- повышенные значения токов утечек;

- высокая дефектность;

- низкая технологичность.

Задача, решаемая изобретением: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.

Задача решается формированием изолирующего слоя выращиванием слоя окисла на подложке I_пР р-типа проводимости с уровнем легирования 8*10¹⁷ см^-3 путем реактивного распыления пластины I_пР п-тип 0,002 Ом*см при давлении 3*10^-5 Па и напуском кислорода О₂ давлением 13 Па, при плотности тока на катоде 0,5 мА/см², плотности магнитного потока 0,015 Тл, температуре подложки 70°С осаждением со скоростью 2,5 нм/мин, с последующим отжигом при температуре подложки 250°С в атмосфере азота N₂ в течение 35 мин.

Технология способа состоит в следующем: формируют изолирующий слой выращиванием слоя окисла на подложке I_пР р-типа проводимости с уровнем легирования 8*10¹⁷ см^-3 путем реактивного распыления пластины I_пР n-тип 0,002 Ом*см при давлении 3*10^-5 Па и напуском кислорода О₂ давлением 13 Па, при плотности тока на катоде 0,5 мА/см², плотности магнитного потока 0,015 Тл, температуре подложки 70°С, осаждением со скоростью 2,5 нм/мин, с последующим отжигом при температуре подложки 250°С в атмосфере азота N₂ в течение 35 мин.

По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты обработки представлены в таблице.

Экспериментальные исследования показали, что выход годных структур на партии пластин, сформированных в оптимальном режиме, увеличился на 14,8%.

Технический результат: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличения процента выхода годных.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Способ изготовления полупроводникового прибора, включающий процессы формирования активных областей прибора, изолирующего слоя, отличающийся тем, что изолирующий слой формируют выращиванием слоя окисла на подложке InР р-типа проводимости с уровнем легирования 8*10¹⁷ см^-3 путем реактивного распыления пластины InР n-тип 0,002 Ом*см при давлении 3*10^-5 Па и напуском кислорода О₂ давлением 13 Па, при плотности тока на катоде 0,5 мА/см², плотности магнитного потока 0,015 Тл, температуре подложки 70°С, осаждением со скоростью 2,5 нм/мин, с последующим отжигом при температуре подложки 250°С в атмосфере азота N₂ в течение 35 мин.

Изобретение относится к электротехнике, в частности к двигателям постоянного тока с постоянным магнитом, использующим солнечный фотоэлектрический генератор для питания обмотки ротора. Технический результат заключается в более полном использовании энергии солнечных элементов и увеличении их напряжения, а также в снижении потерь в роторе за счёт исключения скользящих контактов, увеличения количества постоянных магнитов, изменения конфигурации магнитного поля и использования импульсного питания электрических обмоток.

Изготовление свободного от дефектов устройства на основе ребра в области поперечного эпитаксиального наращивания // 2737136

Изобретения могут быть использованы в электронных устройствах на подложке, например в транзисторах, интегральных схемах и т.д. Ребра электронного устройства могут быть сформированы путем эпитаксиального выращивания первого слоя материала поверх поверхности подложки на дне щели, сформированной между боковыми стенками областей узкощелевой изоляции (STI).

Способ изготовления полупроводниковой структуры // 2733941

Изобретение относится к области технологии изготовления полупроводниковой структуры, в частности к технологии изготовления эпитаксиальной пленки кремния с низкой дефектностью. Предложенный способ изготовления полупроводниковых структур путем формирования пленки кремния на кремниевой подложке со скоростью роста 20 нм/мин, при температуре 750°С, давлении 1,33⋅10-5 Па, при скорости подачи силана 14,3 см3/мин с последующей термообработкой при температуре 1100°С в течение 15 с в среде аргона позволяет повысить процент выхода годных структур и улучшит их надежность.

Способ изготовления полупроводникового прибора // 2719622

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления затворного оксида полевого транзистора с пониженными токами утечки. Сущность: на пластинах кремния n-типа проводимости с удельным сопротивлением 4,5 Ом⋅см выращивался слой термического слоя оксида 22 нм окислением в сухом кислороде при 1000°С.

Способ создания структуры - кремний на изоляторе // 2704199

Изобретение относится к области приборостроения и может применяться при изготовлении кремниевых чувствительных элементов микромеханических датчиков, таких как датчики давления, акселерометры, датчики угловой скорости. Целью изобретения является улучшение метрологических характеристик микромеханических датчиков, а именно снижение погрешности измерения за счет снижения термомеханических напряжений, возникающих в зонах соединяемых деталей.

Способ изготовления воздушных мостов // 2671287

Изобретение относится к технологии формирования воздушных мостов, предназначенных для электрического соединения контактных площадок полупроводниковых структур с большим перепадом рельефа поверхности. Сущность изготовления воздушного моста для полупроводниковых структур заключается в частичном уменьшении перепада рельефа поверхности за счет нанесения нескольких слоев планаризующего резиста, формировании литографической маски и вскрытии окон в планаризующем резисте в областях контакта металла мостов с контактными площадками с последующим нагревом для оплавления верхнего слоя резиста.

Способ формирования локальной захороненной диэлектрической области изоляции активной части транзисторов с трехмерной структурой затвора (finfet) // 2670248

Изобретение относится к области твердотельной электроники, в частности способам формирования изоляции активной части полевых транзисторов с трехмерной структурой затвора (FinFET). Сущностью изобретения является способ формирования захороненной диэлектрической области изоляции активной части FinFET от подложки, характеризующейся тем, что область изоляции локализована в ограниченном объеме тела транзистора, позволяя конструкции обладать высокой механической прочностью.

Способ изготовления полупроводникового прибора // 2661546

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии формирования подзатворного диэлектрика с пониженной дефектностью и с повышенной радиационной стойкостью. Перед осаждением кремниевые пластины обрабатывались смесью NH4OH и Н2О2 с рН=9, с последующим отжигом в водороде при 500°С.

Способ изготовления диэлектрической изоляции // 2660212

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления диэлектрической изоляции с низкими токами утечек. Технология способа состоит в следующем: на кремниевой подложке вытравливается канавка, затем на подложке формируется изолирующая пленка, состоящая из последовательно нанесенных слоев термического окисла и нитрида кремния Si3N4, и проводится легирование составного слоя ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2, с последующим термическим отжигом при температуре 970°C в течение 1 часа в атмосфере азота.

Альтернативные линии заземления для заземления между отверстиями // 2652527

Использование: для создания структуры заземления. Сущность изобретения заключается в том, что структура заземления включает в себя проходящую по периметру линию заземления, расположенную вдоль периметра матрицы печатающей головки и имеющую северный, южный, восточный и западный сегменты, линию заземления между отверстиями, проходящую от северного сегмента к южному сегменту между двумя отверстиями для текучей среды, и альтернативную линию заземления, проходящую от восточного сегмента к западному сегменту и пересекающую линию заземления между отверстиями в области соединения рядом с концами отверстий для текучей среды.

Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов // 2761051

Настоящее изобретение относится к технологии изготовления мощных интегральных схем. Задача настоящего изобретения - уменьшение токов утечки нитридгаллиевых НЕМТ транзисторов и интегральных схем на их основе до единиц наноампер при напряжениях до 600 В. Предлагаемый способ заключается в следующем: расположенный на подложке буферный слой GaN легируется углеродом; по границам транзистора формируются изолирующие области с помощью имплантации ионов азота; перед проведением операции ионной имплантации наносится пассивирующий слой нитрида кремния. 4 ил.