«реобр'азователь двоичного кода -

 

!

I О и И С А Ч Й Е 374596

ИЗОБРЕТЕНИЯ

Ве222«ыййетичйеккя еееефеие

Зависимое от авт. свидетельства ¹â€”

Заявлено 16.Ит.т970 (ле й68492/18-24) с присоединением заявки Ж

Приоритет

2тенитет ие аеееа иеебретеиий и етерцтие ееи Сееете Миииетеее

ССO

УДК 681,325,53(088,8) Опубликовано 26Лтт,1973. Бюллетень № I5

Дата онубликовання описания 25Ж.l973

Автор изобретения

Заявитель

Изобретение относится н вычнслтгтельной технике и предназначено для преобразовании двоичных кодов в коды сттстееты остаточных классов (СОК).

Известно устройство для преобразования кодов из любой познщнонной снстеми счисления (в том числе 12 2I3I двоичнойт B иоды СО(„содержащее входные регистры, блоки суммирования, блоки двоичного кодирования н детнифраторы, Предлагаемое устройство отличается от известного тем, что выход предпоследнего старmего разряда входного регистра соединен через корректирующий матричный сумматор с матричной схемой умноженпя про2яежуточного результата, выходы которой связаны с входами выходного сумматора и корректирующего матричного сумматора, вход которого подключен через матричнуто схему умно жения старшего разряда к выходу последнего старшего разряда входного регистра, выход младшего разряда которого соединен с входом выходного сумматора.

Это позволяет упростить схему устройства.

Устройство использует следующий при22иип работы.

Любое (К+ 1) — значное двоичное число может быть представлено в виде

Х = А,2 + A2,:т2е- + ... + А,2 + АО2

Я

Иначе можно записать

X=(...(А,2+А> <)2+% )2+ ° +А)2+

+ А, = у (птот р ) «т эпос(p>), если (Я„2 -(- Яд2) 2 Xp(mom. Рт); (+p (m Od р )+ А з) « =: Л у 2, (83 Qd P))l (E,(г«тоа Р)+ А,}2 ==A,(нтодРф

А;(втой Р,) +А,==Х, (mod P ) = е,(аиМ Р ), т. е. значение числа Х в системе остаточных

i5 классов по mad Р образуетсн умножением старшего .разряда на величину основания 2, нагом суммированием по соответствующему модулю Р, полученного результа-.а са зиаче* пнем следу2ощего разряда, затем ум220жеи2гем

26 полученного результата на основание 2 по тпот3Р«. Yw операции умножения и суммирования по итог Р; производятся до тех пор, пока при суммировании не будет добавле22о значение младшего разряда, 25 На чертеже изображена схема предлагаемого устройства для преобразования двоичиого числа по одному модулю.

Устройство содержит входной регистр 1 для записи разрядов Ле... А««и сдвига разрядов

30 Л2 ... Л„< двоичного числа, матричную схе374596

3 му 2 ум««ожени» старшего разряда гга основапне днончнои г нстемы„коррекгирующий матриггггыг««умматор 8 йо Nod Р„матричг«ую схему 4 умножения промежуточного результа. та»О «««од Р;, выход««ой сумматор Б, шины 6 — . 5

8 для ««одачп сигналов, сооТветствующих числу 2, выход У, Ус «роой«ство работает следующим образом.

Ч««ело Х, подлежащее преобразованию в двонч««ом коде помещается во входной,ре Ж гистр l, В процессе работы преобразователя содери«имое входиого регистра, кроме младшего разряда А,- и старшего разряда А„, сдвигается влево.

В первом такте на один.вхо схемы 2 посту- Б пает значение старшего разряда А, (О или j), а иа другой ее вход по шине 6 подается сигнал, соответствующий.чиелу 2.

Во втором. такте значение результата (О или 2) с выхода схемы 2 поступает на вход 20 сумматора д, в на второй вход сумматора поступает зиэчеи№е следу«олго разряда А® ь

В третьем такте результат суммирования значений (Л„ +А» «) mod Р; поступает на однй из входов схемы 4, а по шине 7 одается 25 сигнал числа,2, Если иа схему 4 сигнал поступает по мине 7, то результат умножения подается йа сумматор Л, а если сигнал поступаet йо шине 8, то результат умножения пода« г "= суммат Б. 3 эхом же такте нроисхо- ЗО ди-: сдвиг содержимого входного регистра ча ...г«г раЗряд влево, И четвертом такте результат умножения г;(Агг-й+Аг=4пюдЦЯ«тэод Р) поступает на сойтветст1«гугощйй вход сумматора 3, а на f зз - орвй его ъход погашается.значение следующеm РазРЯда А,-», гг

В пятом такте результат суммирования (f IA.wr-А, @Аp;««2(п1вгР,г+А„@пой p;rI

; постуиаЕт йа.однц из входов схемы 4, а на 40

ri1.rr«r$ / пОлвется сигйал, соответствующий чис лу 2. В1 этом такте происходит сдвиг содер жимого входного регистра еще на однй pasptrp влево, и т. д;, 4

Как только во входном регистре содержимое от разряда А„г до разряда Аг будет сдвинуто.и обработано, на шину 8 схемы 4 поступает сигнал, по которому результат умножения с выхода схемы 4 подается в выходной сумматор 5, в этом же такте на сумматор 8 поступает значение младшего разряда

Àrr. С.выхода сумматора 5 снимается значение числа,Х, представленного в системе остаточных классов по. соответствующему модулю.

Для полного преобразования двоичногочисла Х в смстему остаточных классов при К 1 потребуется осуществить 2 К тактов. работы устройства. При этом в « -ом такте нужно сдвинуть содержимое входного регистра на один разряд влево, а в («+ Ц-ом такте — просуммировать значение сдвинутого разряда с результатом, полученным в матричной схеме 4 умножения.

Предмет изо«хр е те н и я

Преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр,, матричную схему умножения старшего разряда на основание двоичной системы, корректирующий матричный сумматор по соответствующему модулю, матричную схему умножения промежуточного результата .по соответствующему модулю и выходной сумматор, отличающийся тем, что, с целью упрощения устройства, выход предпоследнего старшего разряда входного регистра соединен через корректирующий матричный сумматор с матричной схемой умножении промежуточ гого результата, выходы которой соеди««ены с входами выходного сумматора и корректирующего матричного сумматора, вход которого соединен через матричную схему умножения старшего разряда с выходом последнего старшего разряда входного регистра, выход младшего разряда которого соединен с входом выходного сумматора.

374596

Составитель В, Итватушенко

Течред Т. Ускова Корректор Н. Стельмах

Редактор T. Иванова

Типография Мин-ва ку."ыуры СССР

3asia ajg изб и 374 1нраж 64? Подписное

ИНИИИИ Комитета по делам изобретений н открытий ври Совете Министров СССР

Москва, Ж-35, Раушская яаб., д. 4/5