Патент ссср 411456

 

4И45б

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

СОЮЗ Сб99тских - 4ийлистйчВских

Республик

Зависимое от авт. свидетельства №

Заявлено 14.VI11.1970 (№ 1467465/18-24) с присоединением заявки №

Приоритет

Опубликовано 15Л.1974. Бюллетень № 2

Дата опубликования описания 10М1.1974

М. Кл, G 061 11/00

Гасударственный комитет

Совета Министров СССР аа делаы ивааретений и открытий

УДК 681.327(088.8) Авторы изобретения

И. А. Насибуллин, В. Г. Михеев и А, Л. Белогорский

Заявитель

УСТРОЙСТВО ДЛЯ ОБХОДА НЕИСПРАВНОСТЕЙ

В ОПЕРАТИВНОЙ ПАМЯТИ

Изобретение относится к области вычислительной техники.

Известны устройства для обхода неисправHbIx ячеек в оперативной памяти, в кото рык осуществляется замена адреса неисправной ячейки на адрес резервной ячейки оперативной памяти.

В известных устройствах не предусмотрен обход неисправного разряда по всем адресам оперативной памяти.

Целью изобретения является расширение функциональных возможностей устройства и сокращение оборудования.

Сущность изобретения заключается в том, что в устройство введены блок коммутации и второй блок переключения, причем первый вход блока коммутации подключен ко второму входу устройства, третий вход устройства соединен со вторым входом блока коммутации, третий вход которого подключен ко второму выходу дешифратора;,выход блока коммутации соединен со,входом регистра неисправности, второй вы од которого подключен к первому входу второго блока переключения, второй вход которого подключен к третьему выходу дешифратора, выход второго блока переключения соединен со вторым выходом устройства.

Схема предлагаемого устройства представлена на чертеже, Она содержит блок коммутации 1, регистр неисправности 2, схему сравнения 3, блок переключения 4, дешифратор 5, счетчик 6, блок переключения 7, входы устройства 8, 9, 10 и

5 выходы 11, 12.

Устройство работает следующим образом.

Сигнал о неисправности оперативного запоминаюнтего устройства (ОЗУ) поступает на счетчик 6, причем в зависимости от характера

10 неисправности количество записываемых в счетчик единиц различно. Наприме р, при неисправности ячейки по одному адресу ОЗУ в счетчик заносится одна единица, при неисправности группы из 16 ячеек — две единицы, при

15 неисправности группы из 64 ячеек — три единицы, при неисправности одного разряда по всем адресам — четыре единицы.

С помощью дешифратора 5 распознается состояние счегчика 6 и в за висимостп от харак0 тера неисправности выдаются различные управляющие сигналы. При неисправности одной ячейки адрес неисправной ячейки записывается в регистр неисправности 2 через блок коммутации 1, который управляется от дешиф25 ратора. Адрес неисправной ячейки подается на схему сравнения 3, где осуществляется сравнение его с адресом, по кото|рому происходит обращение к ОЗУ. При совпадении адресов схема сравнения вырабатывает сигнал, управ30 ляющий блоком переключения 4, который по411456

10 сылает в регистр адреса ОЗУ с выхода 11 адрес резервной ячейки. Таким образом, обращение к неисправной ячейке блокируется и ее адрес заменяется на резервный.

При неисправности группы ячеек дешифратор вырабатывает сигнал, по которому происходит сравнение не всех разрядов адреса, а только старших, причем число сравниваемых разрядов зависит от количества отказавших ячеек. Напри мер, при отказе группы из 16 ячеек сравниваются все разряды адреса, кроме четырех младших, при отказе группы из 64 ячеек сравниваются все разряды адреса, кроме шести младших.

При совпадении сравви ваемых разрядов адреса на схе ме сравнения 3 вырабатывается сигнал, управляющий блоком переключения 4, который вырабатывает новые адреса из резервно го массива ОЗУ.

В качестве резервного массива целесообразно выбирать, массив ОЗУ со старшими адресами. В этом случае корректировка адреса будет заключаться в занесении единиц в те разряды адреса, по которым призводилось сравнение, и блок переключения существенно упрощается.

При отказе ОЗУ, характеризующемся выходом из строя одного разряда по всем адресам, устройство работает следующим образом. В регистр неисп равности 2 через блок коммутация 1 заносится единица в разряд, номер которого совпадает с номером неисправного разряда ОЗУ. В ОЗУ имеется резервный канал записи и считывания числа.

При наличии на дешифраторе 5 сигнала неисправности разряда в регистре числа ОЗУ блокируется тот разряд, помер которого совпадает с номером разряда регистра 2, содержаще го единицу. При этом по сигналу дешифратора 5 одновременно включается резервный канал.

Таким образом, независимо от того, по какой причине произошел отказ разряда ОЗУ (выход из строя усилителя считывания разряда регистра — числа, формирователя тока или разряда носителя информации), неисправный канал заменяется на резервный.

Предмет изобретения

Устройство для обхода неисправностей в оперативной памяти содержащее регистр неисправности, дешифратор, вход которого соединен с выходом счетчика, вход которого подключен к первому входу устройства, первый выход дешифратора соединен с первым входом первого блока переключения и первым входом схемы сравнения, второй вход которой подключен .ко второму входу устройства, первый выход регистра неисправности подключен к третьему входу схемы сравнения, выход которой соединен со вторым входом первого блока переключения, выход которого подключен к первому выходу устройства, отличающеес я тем, что, с целью расширения функциональных воз можностей устройства и сокращения оборудования, в него введены блок коммутации и второй блок переключения, причем первьш вход блока коммутации подключен ко второму входу устройства, третий вход устройства соединен со вторым входом блока коммутации, третий вход которого подключен ко второму выходу дешифратора, выход блока коммутации соединен со входом регистра неисправности, второй выход которого подключен к псрвомувходу второгоблока переключения, второй вход которого подключеH к третьему гыходу дсшпфратора, выход второго блока переключения соединен со вторым выходом устройства.

41l456

Составитель А. )Керенов

Техрсд Г. Борисова

Корректор H. Аук

Редактор Б. Нанкипа

Типография, пр. Сапунова, 2

Заказ )566 Изд. No 1322 Тпрагк 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4!5