Регистр

 

t (II) 424321

ОПИСАНИЕ

ИЗОЬРЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

СОюз Совбтских

Социалистических

Р8сл блик (б1) Зависимое от авт. свидетельства (22) Заявлено 04.04.69 (21) 1318622 26-9 с присоединением заявки X (32) Приоритет

Опубликовано 15.04.74. Бюллетень М 14

Дата опубликования описания 13.09.74 (51) М, Кл, Н 03k 23 00

G 11с 19.00

Государствеввый комитет

Совета М1111естров СССР ао делам ызооретевнй и открытий (53) УДК 621.374.32 (oss.s) (72) Автор изобретения

А. П. Земляков (71) Заявитель (54) РЕГИСТР

Изобретение относится к области радиоэлектроники.

Известен регистр, содержащий триггеры с последовательно включенными логическими схемами «И», «ИЛИ» во входных цепях обоих плеч каждого три1ч ера.

С целью повышения надежности в предлагаемом устройстве входы схем «И» обоих плеч каждого триггера соединены с выходами соответствующих одноименных плеч всех предыдущих триггеров и с выходами противоположных плеч всех последующих триггеров, а выход схемы «И» одного и другого плеча каждого триггера соединен с одним из входов схемы «ИЛИ» противоположного плеча следующего триггера.

На чертеже приведена функциональная схема предлагаемого устройства.

Регистр работает следующим образом.

После подачи импульса установки начального положения все триггеры 1 регистра устанавливаются в исходное состояние, например в «1». Ближайший импульс первого такта, поступающий на входы схем «И» 2 нечетных триггеров, через схемы «И», «ИЛИ»

3 подается на вход левого плеча первого триггера и опрокидывает его в «О». При этом единичный сигнал с левого плеча триггера поступает на вход схемы «И» левого плеча второго триггера. Поэтому ближайший импульс второго такта через эту схему «И» и

«ИЛИ» поступает на вход левого плеча второго триггера и опрокидывает его в «О». Единишып сигнал с левого плеча второго триггера поступает íа вход схемы «И» левого

ПЛСЧа тРЕтЬЕГО тРШгГЕРа и IIOiIIOT31IËÈÂSÅò ЕЕ для срабатывания при поступлении очередноIo импульса 11cpl3010 такта и т. д.

11ри опрокидывании каждого триггера в «О»

10 единичный сигнал с его левого плеча подается также íà вход схемы «И», правого плеча предыдущего триггера. Это подготавливает ее срабатывание во второй половине цикла работы регистра. начинающейся после того, 15 как все триггеры установятся в «О», и единичный сигнал с левого плеча последнего трип ера поступит на вход схемы «И» IIpaваго плеча первого триггера. Работа регистра во второй половине цикла происходит аналогично, но теперь сигналы поступают через соответствующие входные цепи на правые плечи триггеров и опрокидывают пх последовательно в «1». Непрерывная работа замкнутого регистра продолжается, если пет нару2s шенш1 порядка срабатывания триггеров.

В противном случае работа pei II«i.p;I »рекращается, так как сигнал на левое (Iipavoe) плечо любого триггера поступает прп очередном тактовом импульсе в случае, если преды30 дущий триггер находится в состоянии «О»

424321 («1»), а следующий в состоянии «1» i«0»).

Если следующий триггер в результа ге неисправности или действия помех оказывается в состоянии «0» («1») раш,шс предшествующего, то выходные сигналы с Ilëc I этого триггера поступают па Входные с:смы «И» ирсди!ес!!зу(ощсго так, что подготавлива(от их для переороса триггера в «1» («О»). Б то жс время Iloc;Ic переброса всех предыдущих триггсpoI3 В «О» («1») !а вторыс Входы схем «И» этого триггера подаются сигналы, подготавливающие их для переброса триггера в «О» («1») .

Таким образом, на Входах схем «И» тр: ггера в такте, когда oil дол?кен срабатывать, возникают сигналы разного уровня, тактовые импульсы не могут пройти на вход триггера и изменить его состояние, слсдогательно, не может измениться и состо>1!1Нс следуlolilel 0 триггера (сбившегося) . Iop»aël !!aÿ работа

peГиcтpa нapушeна 1! 13000щс Ilp(>кp;l(liаст(>1, когда все остальные триггеры устанавлшзаIотся В cocTo?IH !le, соотнес ГстВ>, lolljcc состоя пи!О сбившегося триггера. При этом сиги(!л с шяхода левой (правой) схе(!ы «И» кaждого триггера подается на вход правой (левой) схем ы «ИЛИ» елсду1ощсго три! I.cp a, что

ПОЗВОЛЯЕТ В ТС>!ЕНИЕ Т!1КТОВОГО И1>1П>> 1!>Са ДВН ного триггера зафиксировать состоянпс следующего триггера и не допустить его сбоя в течение такта предыдущего триггера (сбоя, которьш не фиксируется схемой) .

Связи между последним и первым трш3гсрами обеспечивают переброс первого трш3гсра в соответствующем такте в «1» («О»), сели последний триггер находится v, состоянии

«О» («1»), что обеспечивает кольцевой рс?ки>1 работы регистра.

Отсутствие конечных импульсов в выходном сигнале (в течение переходногO процесса остановки регистра пссле сбоя) обеспсчивасз— ся выходной логической схемоп «И», на выхо1bl которой пода!отея сигналы со всех (риггсров регистра, благодаря чему выходнш!

5 сигнал формируется только при строго опрсдс ichiioм положении всеx триггеров.

В ка>!сствс 1зьгходпо11 . !Ожет бы! ь IlcIIO >II,— зог>ана одна из схем <И» регистра, фаза си!нала которой соответствует требуемой фазе

10 выходного сигнала.

Входы с смы «И» Iol кны быть соединены с соотгетствующими выходами всех триггеров, кроме своего.

Сигнал второго такта регистра должен

15 быть инверсией сигнала первого такта, в результате чего неко!зтролируез!ые сбои триггера, сработавшего в течение данного такта и следующего за ним триггера регистра, не гознпказот.

11рсдмст изобретения

Регистр, содержащий триггеры с послсдоВа гсльпо включенными логическими схемами

25 «И», «И.1И» 130 Входных цспЯх 000их пле 1

1 .аждого Tpиггcpа, lipè Icз! Один из 13ХОдОВ схем «И» ка?кдого плача соединен с соответсг!зу!Ощей шиной тактовых импульсов, а другой — с выходом соответствующего одноимен30 ного плеча предыдущего триггера, отл ни а к: шийся тем, ITo, с целью пог>ышения надежности, входы схем «И» обоих плеч ка?кдого I.pl!I i cpа cnc,(IIIIIcil»! с Вых(здаз!и соотвстспзующпх одноименных плеч всех прсдыду55 п(и >; Tp Ill (p0 B и с Вь! ход!! м и II p 0TIII30110 >10?Iiпых и lc l Всех последу(ощпх триггеров, à 1311ход схемы «И» одного и другого плеча каждого триггера соединен с одним из входоз схемы «ИЛИ» 11ротигоположного плеча сле40 дующего тр и ггср а.

424391

Ernuiirn

Составители Н. Дубровская

Техред А. Камышникова

Корректор Н. Стельмах

Редактор Т. Морозова

Типография, пр. Сапунова, 2

Заказ 2322, 16 Изд. Хо 1498 Тирана 811 Подписное

ЦНИИПИ Государственного комитета Совета .11ннистров СССР по делам изобретений и открытий

Москва, )К-35, Раушскан паб., д. 4,5

Регистр Регистр Регистр 

 

Похожие патенты:

Резервированный сдвиговый регистр1изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.с целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки. каждая ячейка содержит трехпороговый и однопороговый логические элементы, имеющие общий входной диодно-резисторный линейный сумматор, выходы которых объединены, через схему «и» соединены с двумя управляющими входами ячейки и подключены к двум входам линейного сумматора.на фиг. 1 дана структурная схема резервированного сдвигового регистра; на фиг. 2 — принципиальная схема элементарной ячейки.резервированный сдвиговый регистр содержит три канала. первый канал включает ячейки 1 и 2, второй — ячейки 3 и 4, третий — ячейки 5 и 6. первый, второй и третий каналы 5 содержат по три управляющие щины 7—9, 10—12 и 13—15 соответственно. на шины первого, второго и третьего каналов соответственно подаются управляющие сигналы л№, 5 // 423175
Изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.Известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».Однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.С целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех
Наверх