Адресный формирователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное н авт. сеид-ву(22) Заявлено 06.04.81 (21) 3263 02/18-24 ($)jМ К@ 3 с присоединением заявки (1о

G 11 С 7/00

Государственный комитет

СССР по делам изобретений н открытий (23) Приоритет 10. 03. 78

Дата опубликования описания 30. 10. 82 с

П.М. Гафаров, Ю.В. Минков, В.И. Соломонеако и В.Н. Уросов 1 (,; .: (72) Авторы изобретения

6(:Б(.Я63НИ(ЫАТЕЧТИдТЕХНФЧИКА%

ИВЛНФТЖА (71) Заявитель (54) АДРЕСНО ФОРМИР(>ВДТЕЛ

Изобретение относится к вычисли тельной технике и может быть использовано в интегральных полупроводниковых схемах цифровых и запоминающих устройств, в частности в Ьольших интегральных схемах запоминающих уст. Ройств с произвольной выборкой на основе структур металл-диэлектрикполупроводник (МДП БИС ЗУПВ).

Известен адресный формирователь, содержащий стробируемую чувствительную схему, выполненную по балансной схеме с триггерными связями. В плечи схемы введена конструктивная несимметрия, влияние которой эквивалентно тому, как если бы в симметричной схеме при входном сигнале, равном нулю,. ко входу формирователя было приложено отрицательное напряжение, абсолютная величина которого в оптимальном случае равна среднему значению между уровнями "Лог 0" и "Лог 1" ТТЛ логики, т.е. примерно 1,5 В (1).

Недостатком такого адресного формирователя является разбаланс импедансов на плечи чувствительного триггера, обусловленный наличием конструктивной,несимметрии плеч. Это приводит к зависимости порога срабатывания чувствительной схемы от дли Р тельности фронта стробирующего сигна- ла. 11ри этом в случае больших раэб росов длительностей фронтов входные уровни порогов срабатывания некоторой части формирователей могут уходить за пределы норм уровней ТТЛ (0,4-2,4 В), что приводит к неработоспособности схемы.

Наиболее близким по технической сущности к предлагаемому является адресный формирователь, содержащий выходной буферный усилитель и чувствительный элемент, состоящий из симметричного триггера, плечи которого подключены к выходному буферному усилителю и двух пар последовательно включенных транзисторов - входного и транзистора связи, опорного и транзистора связи, причем стоки

20 транзисторов связи этих пар и затворы входного и опорного транзисторов подключены к соответствующим плечам транзистора, затворы транзисторов связи подключены к первой тактовой шине, исток опорного транзистора одной парь» подключен к шине нулевого потенциала а исток входного транзистора другой — к входной шине (2).

Транзисторы связи транзисторных

30 пар управляются стробирующим сигналом

Опубликовано 301082. Ьюллетень Йо 4о (53) УДК 6813276 (088.8) 1

970460 и служат для отключения плеч триггера на период его подготовки, входной и опорный транзисторы транзисторных пар . служат для смещения нуля схемы до уровня 1,5 B для чего входной транзистор, объединенный с входной ад- 5 ресной шиной, имеет большую ширину канала и, соответственно, большую проводимость в открытом состоянии, чем опорный транзистор, соединенный с шиной нулевого потенциала. Затво- !0 ры этих двух транзисторов включены перекрестно на противоположные плечи триггера, что создает дополнительную положительную обратную связь и обес-, печивает автоматическое отключение схемы от входа при ее срабатывании.

Таким образом, к плечам триггера оказываются подключенными несбалансированные эквивалентные емкости.

Направление опрокидывания триггера из уравновешенного состояния определяется в течение процесса установле-. ния на истоках усилительных транзисторов низкого потенциала при включении стробирующим сигналом заземляющего транзистора. Чем быстрее происходит это включение, что зависит от длительности фронта стробирующего сигнала, тем в большей степени на величину и знак начального парафазного сигнала оказывает влияние разность 30 постояиных времени плеч триггера.

В частности, плечо, имеющее большую емкость, при статически сбалансированных сигналах будет при срабатывании триггера иметь более высокий 35 потенциал, чем противоположное плечо.

Разность эквивалентных емкостных нагрузок на плечи транзистора является лишь одной из двух причин, обуславливающих зависимость порога сра- 40 батывания от длительности фронта стробирующего сигнала. Направление переключения триггера зависит также от соотношения скоростей изменения токов через пары последовательно включенных транзисторов в момент включения схемы стробирующим сигналом.

Поскольку вблизи точки баланса входная и опорная пары транзисторов работают при различных приложенных к ним разностях потенциалов, то соот- 50 ношение скоростей изменения токов в этих цепочках зависят от скорости. включения схемы. Действия расссмотренных причин складываются и приводят к повышению порога срабатывания при уменьшении длительности фронта стробирующего сигнала. В соответствии с экспериментальными данными при из- менении длительности фронта включения от 10 нс до 40 нс изменение,60 порога срабатывания составляет 0,6 В.

-Таким образом, имеет место нестабильность порога срабатывания адресного формирователя при изменении длительности фронта стробирующего 65 сигнала. Эта нестабильность, наряду с технологическими разбросами парамет- ров,а также температурными уходами,дает дополнительный процент схем, входные уровни срабатывания которых лежат ниже 0,4 В или выше 2,4 В. Такие схемы являются браком. Современные

БИС ЗУПВ емкостью 16384 бит и выше содержат 14 и более адресных формирователей на кристалле, а уход за норму уровня срабатывания любого из них означает брак изделия в целом, поэтому для таких БИС дополнительная нестабильность уровней срабатывания адресных формирователей приводит, к значительному понижению процента выхода годных иэделий при их изготовлении.

Цель изобретения - повышение надежности адресного формирователя.

Поставленная цель достигается тем, что в адресный формирователь, содержащий чувствительный элемент, состоящий из симметричного триггера, плечи которого подключены к выходному буферному усилителю и двух пар последовательно включенных транзистороввходного транзистора и транзистора связи, опорного транзистора и транзистора связи, причем стоки транзисторов связи этих пар и затворы входного и опорного транзисторов подключены к соответствующим плечам триггера, затворы транзисторов связи подключены к первой тактовой шине,. исток опорного транзистора одной пары транзисторов подключены к шине нулевого потенциапа, а исток входного транзистора другой — к входной шине, введен компенсирующий элемент, выполненный в виде конденсатора, одна обкладка которого подключена к входному плечу триггерами а вторая » к шине нулевого потенциала.

Емкость конденсатора выбирается такой, чтобы скомпенсировать действия двух рассмотренных выше факторов, обуславливающих зависимость порога срабатывания от фронта стробирующего сигнала.

На фиг. l.приведена принципиальная электрическая схема предлагаемого адресного формирователя; на фиг. 2 — временные диаграммы, поясняющие его работу. ю цресный формирователь содержит чувствительный элемент, в состав которого входит управляемый триггер, состоящий иэ 2-х усилительных транзисторов 1 и 2, охваченный триггерной связью, двух нагрузочных транзисторов 3 и 4, выравнивающего транзистора 5 и заземляющего транзистора 6, две пары последовательно включенных транзисторов, входная (транзисторы 7 и 8) и опорная (транзисторы 9 и 10) и компенсирующий конденсатор 11 а также буферный усилитель

970460

10 !

5, сигнала.

Формула изобретения

l2. Входами-выходами чувствительного элемента являются узлы а н Э . С узлом.а соединены сток усилительного транзистора 1, исток нагрузочного транзистора 3, исток выравнивающего транзистора 5, затвор усилительного транзистора 2, сток транзистора 7. связи первой пары последовательно включенных транзисторов, одна из обкладок компенсирующего конденсатора 11, затвор опорного транзистора

l0 второй пары последовательно включенных транзисторов и первый вход буферного усилителя 12. С узлом Ь соединены затвор усилительного транзистора 1, сток усилительного транзистора 2, исток нагрузочного транзистора 4, сток выравнивающего транзистора 5, сток транзистора связи 9 второй пары последовательно включенных транзисторов, затвор входного транзистора 8 первой пары последовательно включенных транзисторов и второй вход буферного усилителя 12.

Вторая обкладка компенсирующего конденсатора 11 соединена с общей шиной.

Кстоки усилительных транзисторов 1 и 2 соединены со стоком заземляющего транзистора 6, исток которого соЕдинен с общей шиной. Исток опорного транзистора 10 соединен с общей шиной, а сток — с истоком транзистора

9. Исток входного транзистора 8 подключен к входной шине адресного формирователя, а сток его соединен с истоком транзистора 7. К шине стробирующего сигнала ф l подключены затворы ключевых транзисторов 7 и 9, затвор заземляющего транзистора 6 и адин из управляющих входов буферного усилителя 12. К шине стробирующего сигнала ф 1 подключены затвор выравнивающего транзистора 5 и второй управляющий вход буферного усилителя 12. К шине питания +E подключены стоки нагрузочных транзисторов 3

at 4 и вход питания буферного усилите. ля 12. Затворы нагрузочных транзисторов 3 и 4 подключены к шине строЬирующего сигнала.

В исходном состоянии нагрузочные транзисторы 3 и 4, заземляющий транэмстор б и ключевые транзисторы 7 я,9 закрыты, а выравнивающий тран зистор 5 открыт и соединяет между собой узлы а и Ъ . Перед срабатыванием адресного формирователя на его входе должен быть подготовлен соответствующий логический уровень адресного сигнала ABX. После этого

Подается внешний стробирующий импульс ф 1 и одновременно сбрасывается: сигнал ф 1, - а уровень сигнал ф.2 становится выае напряжения Питания Е.

Потенциалы узлов а. и в начинают понижаться, причем на одном иэ них это понижение происходит быстрее.

Поскольку размеры и, следовательно, проводимость транзистора 8 первой пары последовательно включенных тран зисторов больше,чем у соответствующего ему транзистора 10 второй пары, То равейство начальных токов входной и опорной цепочек имеет место при условии действия на входе потенциала АВХ, знаЧение которого выае нуля.

Соотношение транзисторов 8 и 10 выбрано таким, чтобы равенство токов имело место при напряжении на входе, соответствующем среднему значению между уровнями Лог 0 и Лог.l сигналов ТТЛ. Направление переключения триггера будет зависеть от того, больше или меньше этого среднего значения входное напряжение адресного

Дополнительное смещение порога срабатывания, обусловленное инер20 ционнычи эффектами иэ-за разности паразитных емкостей плеч Сп и С„, и зависимости скоростей нарастанйя разбаланса от фронта из-за различия условий работы пар последовательно включенных транзисторов, скомпенсировано влиянием емкости конденсатора 11.

В установившемся состоянии между узлами а и в действует парафаэный сигнал, равный напряжению питания Е, после сброса управляющего строб-сигнала -2 нагруэочные транзисторы отключены и потенциалы узлов а и в сохраняются на емкостях плеч чувствительного элемента. После срабатывания элемент становится нечувствительным

M к изменению входного сигнала, так как при низком уровне на плече в закрывается входной транзистор 8,.а при низком уровне на плече а этот узел удерживается на низком потенциале

49 открытыми транзисторами 1 и б. Это дает возможность сразу после срабатывания адресного формирователя подготовить на его входе адресную информацию для следующего цикла обра45 «a"

Введение компенсирующего конденсатора устраняет зависимость порога срабатывания адресного формирователя от длительности фронта входного строф бирующего сигнала. Это повышает процент выхода годных БИС ОЗУ, в которых используются данные адресные формирователя.

Адресный формирователь, содержащий чувствительный элемент, состоящий из симметричного триггера, плечи которого подключены к выходному буферному усилителю, и двух пар последовательно включенных .транзисторов — входного транзистора и транзистора связи, опорного транзистора и транзистора связи, причем стоки

970460 транзисторов связи данных пар и зат= воры входного и опорного транзисторов подключены к соответствующим плечам триггера, затворы транзисторов связи подключены к первой тактовой шине, исток опорного транзистора одной пары транзисторов подключен к шине нулевого потенциала, а исток входного транзистора другой пары транзисторов подключен к входной шине, отличающийся тем, что с целью повжаения надежности, 8 он содержит компенсирующий элемент, выполненный. в виде конденсатора, одна обкладка которого подключена к входному плечу триггера, а втораяк шине нулевого потенциала.

5 Источники инФормации, принятые во внимание при экспертизе

1. Журнал Электроника, 1967, В 10 с. 28.

2. Руководствр Фирмы Intel

10 Memory.design handbook.1975, с.2-3 (йрототип) .

ВНИИПИ Заказ 8397/64

Тираж 622 Подписное

Филиал ППП "Патент", r. Ужгород., ул.Проектная,Ф