Интегральная матрица для запоминающего устройства

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (») 481940

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву(22) Заявлено 17.05.74(21) 2025618/18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 25. 08.75,Бюллетень №31 (51) М. Кл.

611 с 11/3 }

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (Q) УДК 681.327.66 (088.8) Дата опубликования описания 23.10.7

П.П.Сыпчук, Е.Л.Глориозов, И.И.Рыбкин, и Н,К.Трубочкина (72) Авторы изобретения

Московский институт электронного машиностроения (71) Заявитель (54) ИНТЕГРАЛЬНАЯ MATPHIIA

ДЛЯ ЗАПОМИНАЮШЕГО УСТРОЙСТВА

Изобретение касается проектирования логических элементов, в том числе и запоминаюших устройств (ЗУ), выполненных в виде многослойных интегральных схем (ИС) с числом слоев не меньше двух

Известно большое количество разнообразных ЗУ, выполненных в виде матриц на базе различных модулей, функции запоминания в которых реализутотся в результате различных физических явлений, Сложность и длительность процесса изготовления ЗУ увеличивает их стоимость и удлиняет сроки разработки ЭВМ, i 11ель изобретения — упростить технологию изготовления матрицы для ЗУ.

Это достигается тем, что шины нулевого потенциала и питания выполнены в виде гребенок с коническими зубцами и подключены к логическим вентилям соседних столбцов.

В связи с переходом к большим ин I тегральным схемам стало возможным изготовлять ЗУ в виде многослойных ИС на основе матрицы логических вентилей. t

Матрица логических вентилей предГ ставляет собой первый слой интегральной схемы запоминающего устройства.

Информация хранится в логических вентилях, например, типа ТТЛ - элементах, имеюших два логических состояния: лс гический ноль и логическую единицу.

На фиг. 1 изображена матрица логических вентилей; на фиг. 2 дан пример ин10 тегральной схемы логического вентиля типа ТТЛ, Интегральная схема 1 вентиля (изооражена условно), имеет выход-металлизнрованная плошадка 2 межслойного переИ хода, и вход - металлизированные плошадки 3 межслойных переходов. К илт ной схеме 1 вентиля через область 4 подсоединена шина 5 нулевого потенциала, через область 6 — шина 7 питания.

20 Кроме логических вентилей, хрдняших информацию, в матрице имеются шины нулевого потенциала и питания. Для уменьшения количества слоев ИС запоминаюшего устройства шины нулевого цо25 тенциана и питания располагают на мат48Х94О рице логических вентилей; для уменьшения активной плошади матрицы эти шины вы полняют в виде двух гребенок, вложенных одна в другую. Для увеличения быстродействия ЗУ зубцы гребенок шин выполняют конической формы. Таким образом, шины нулевого потенциала и питания вылолнены в виде гребенок с коническими зубцами и подключены к логическим вен тилям соседних столбцов (см.на фиг.1).

Матрица универсальна, так как ее можно использовать при изготовлении

1 ( логического элемента в интегральном исI полнении, реализующего любую логическую

) 4 функцию, и изготовлять заранее как само- стоятельный прибор.

Предмет изобретения

5 Интегральная матрица для запоминающего устройства, содержащая полупроводниковую пластину с расположенными на ней логическими вентилями, шину нулевого потенциала и шину питания, о т л и ч а ю10 ш а я,с я тем, что, с целью упрощения технологии изготовления, шины нулевого потенциала и питания выполнены в виде гребенок с коническими зубцами и подключены к логическим. вентилям соседних столбцов. 1

48194Î

7 5

Фиг. 2

Изд. И

Заказ © 5 l нраж 64О

Подписное

ЦНИШ! И Г осударственного комитета Совета Министров СССР ио делам изобретений и открытий

Москва, 113035, Раушская наб., 4

Г (редпрннтие «Патент», Москва, Г-59, Бережковская наб., 24

Составитель РЯвОРсжаи

Редактор Н.Данилович Техред H.Ханеева Корректор H.Àóê