Функциональный преобразователь угла поворота в цифровой код

 

,п1506890

ОП ИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз СоветскихСоциалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 26,08.74 (21) 2056040/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15.03.76. Бюллетснь ¹ 10

Дата опубликования описания 08.07.76 (51) M. Кл,2 G 08С 9/00 осудерстеенный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325(088.8) (72) Авторы изобретения (71) Заявитель

В. В. Меер и Л. В. Былинский

Особое конструкторское бюро вычислительной техники

Рязанского радиотехнического института (54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ УГЛА

ПОВОРОТА В ЦИФРОВОЙ КОД

Настоящее изобретение относится к области вычислительной техники и может быть использовано в электромеханических счетнорешающих устройствах и навигационной технике.

Известен функциональный (синусно-косинусный) преобразователь угла поворота в цифровой код, содержащий синусно-косинусный вращающийся трансформатор (СКВТ), включенный как фазовращатель и соединенный с согласующими блоками, выполненными в виде преобразователей «фаза-число импульсов», цифровые интеграторы, выход каждого из которых подключен к первому входу дру,гого интегратора, к вторым входам интеграторов подключен генератор импульсов, а также источник опорного напряжения и дешифратор нуля. При выделении с помощью согласующих блоков определенного числа импульсов генератора на регистровых выходах цифровых интеграторов вырабатываются коды синуса и косинуса угла поворота ротора

СКВТ.

Наиболее существенным недостатком известных устройств является наличие погрешности, обусловленной нестабильностью амплитуды и фазы напряжений СКВТ вследствие изменения его коэффициента трансформации под действием температуры окружающей среды, уходов частоты и амплитуды сетевого питания. Кроме того, возможно возникновение погрешности при нестабильности частоты генератора управляющих импульсов.

Для повышения помехоустойчивости в предлагаемой функциональный преобразователь введены декодирующий преобразователь, аналоговый сумматор и запоминающее устройство. Опорные входы согласующих блоков подключены к выходу сумматора. Регистровый

10 выход одного интегратора подключен к дешифратору нуля, а другого — через последовательно соединенные шифратор приращения кода и запоминающее устройство к входу декодирующего преобразователя, выход которого соединен с одним из входов сумматора, другой вход которого подключен к источнику опорного напряжения. Дешифратор нуля подключен к генератору импульсов и к шифратору приращения кода, а третьи входы интеграторов соединены с выходами согласующих блоков.

На чертеже представлена блок-схема описываемого преобразователя, содержащего

СКВТ 1, соединенный с согласующими блока25 ми 2, 3, два цифровых интегратора 4, 5, выход каждого из которых подключен к первому входу другого интегратора, а ко вторым входам интеграторов подключен генератор импульсов б. Третьи входы интеграторов 7, 8—

Зд входы установки начальных условий соедине506890

З0

65 ны соответственно с выходами согласующих блоков 9, 10.

В качестве согласующих блоков могут быть использованы различные типы аналого-цифровых преобразователей, выходной код которых соответствует отношению амплитуды переменного напряжения к опорному напряжению, например, действующие по принципу сравнения .и вычитания или двухшагового интегрирования.

Опорные входы 11, 12 согласующих блоков соединены с выходом аналогового сумматора 13, к входам которого подключены источник 14 опорного напряжения и декодирующий преобразователь 15. Регистровый выход 16 цифрового интегратора 5 через последовательно соединенные шифратор 17 приращения кода и запоминающее устройство 18 подключен к декодирующему преобразователю 15.

Регистровый выход 19 цифрового интегратора 4 через дешифратор нуля 20 подключен к стробирующему входу 21 генератора импульсов 6 и к стробирующему входу 22 шифратора 17.

Устройство работает следующим образом.

С учетом нестабильностей напряжения питания СКВТ по частоте и амплитуде и температурно-частотной нестабильности его коэффициента трансформации амплитуды напряжений квадратурных обмоток U, и U, при угловом положении ротора у могут быть представлены в виде

U, =- с/ К (1 + о.) sin т; (1)

U, = УК (1 + 5„.) cos;, где U — номинальное значение амплитуды напряжения питания СКВТ;

К вЂ” номинальное значение коэффициента трансформации СКВТ при отсутствии дестабилизирующих факторов; о — суммарная относительная погрешность изменения амплитуды, вызванная действием дестабилизирующих факторов.

Согласующие блоки 2, 3 вырабатывают соответственно цифровые коды Ж, и Ж„равные отношению

N ., N c (2)

s с где U, — выходное напряжение аналогового сумматора 13.

С выходов 9, 10 согласующих блоков коды

N, и N, поступают на входы установки начальных условий (7, 8) цифровых интеграторов 4, 5. Выход каждого из цифровых интеграторов 4, 5 подключен к входу другого интегратора, благодаря чему при поступлении на вторые входы интеграторов тактовых ими льсов с генератора 6 воспроизводится дифJ

// ференциальное уравнение вида у +у=0 с начальными условиями у (О) =- гЧ„ g (o) = N,.

При фиксации на регистровом выходе 19 цифрового интегратора 4 нулевого кода дешифратор нуля 20 выдает сигнал на стробирующие входы 21 и 22 соответственно генератора 6 и шифратора 17. При этом по входу 21 блокируется генератор 6 и запрещается поступление импульсов на цифровые интеграторы, а по входу 22 разрешается работа шифратора 17.

В этот момент на регистровом выходе 16 цифрового интегратора 5 имеет место код модуля отличающийся согласно выражениям (1) и (2) от своего номинального значения N,=

U„„.К

Uo на величину приращения ЛУ=Уоб, соответствующего суммарной погрешности 6

Шифратор 17 приращения кода выделяет кодовый эквивалент погрешности ЛУ и выдает его с учетом знака на запоминающее устройство 18. Декодирующий преобразователь

15, связанный с выходом запоминающего устройства 18, формирует напряжение поправки

AU пропорционально значению входного кода, которое поступает на аналоговый сумматор 13, Выходное напряжение аналогового сумматора 13

U, = U„+ AU = U„(1 + 5U); (4) где U>4 — напряжение опорного источника

14 поступает на опорные входы 11, 12 согласующих блоков 2, 3 и при равенстве ос/ величине погрешности б в полностью компенсирует влияние последней.

При совмещении в запоминающем устройстве 18 функции суммирования кодов приращения AN, вычисляемых относительно условной цифровой опоры N<, и функции хранения значения этой суммы можно снизить требования к стабильности источника 14 опорного напряжения, декодирующего преобразователя

15 и аналогового сумматора 3. Это возможно благодаря тому, что в последующих циклах работы функционального преобразователя автоматически осуществляется подбор U< до уравнивания значений б =6U.

Точность компенсации 6 определяется разрешающей способностью декодирующего преобразователя 15, разрядность которого выбирается, исходя из максимально возможной суммарной погрешности при выработке кодов функций siny u cosy.

Таким образом при работе функционального преобразователя автоматически поддержива я рав нство =,ос/, и с выходов 9 и 10 согласующих блоков 2, 3 поступают цифровые коды siny и cosy, значения которых не зависят от рассмотренных нестабильностей СКВТ и линии его питания.

506890

Формула изобретения

Составитель И. Назаркина

Техред Т. Писакина Корректор О. Тюрина

Редактор С. Хейфиц

Заказ 1371/16 Изд. № 1347 Тираж 819 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4(5

Типографии, пр. Сапунова, 2

Функциональный преобразователь угла поворота в цифровой код, содержащий синуснокосинусный вращающийся трансформатор, соединенный с согласующими блоками, интеграторы, выход каждого из которых подключен к первому входу другого интегратора, к вторым входам интеграторов подключен генератор импульсов, источник опорного напряжения, дешифратор нуля, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены декодирующий преобразователь, сумматор, запоминающее устройство, причем опорные входы согласующих бло ков подключены к выходу сумматора, регистровые выходы интеграторов подключены соответственно к дешифратору нуля и через по5 следовательно соединенные шифратор приращения кода и запоминающее устройство к входу декодирующего преобразователя, выход которого соединен с одним из входов сумматора, другой вход которого подключен к источ10 нику опорного напряжения, дешифратор нуля подключен к генератору импульсов и к шифратору приращения кода, а третьи входы интеграторов соединены с выходами согласующих блоков.