Вычислительная система для решения дифференциальных уравнений

 

Союз Советски1т " 565299

Социалистических

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свирид-ву— (22) Заявлено 04.07.75 (21) 2153600/24 с .присоединением заявки %в (23) Приор итет— (43) Опубликовано 15.07.77. Бюллетень № 26 (45) Дата опубликования описания 07.10.77 (51) М. Кл Ст 06F 15 32

Государственный комитет

Совета Министров СССР оа делам изобретений и открытий (53) УДК 681.323 (088.8) (72) Авторы изобретения

М. К. Сулим и P. Л. Танкелевич (71) Заявитель (54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА ДЛЯ РЕШЕНИЯ

ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ

Изобретение относится к вычислительной тех нике.

Известны аналоговые вычислительные машины (1),,которые содержат груп ну .решаю щих блоков, выполняющих определенные математические опер ации над переменньвми, представленными электрическими сигнала ми в аналоговой форуме, и соеди ненных между собой в соответствии с решаемой системой дифференциальных уравнений. В состав решающих блоков входят интеграторы, сумматоры, масштабные устройства, нелинейные устройства.

Аналоговые машины обладают высоким быстродействием благодаря параллельному характеру выполнения всех математических операций. Однако они имеют ограниченную точность, требуют большого объема оборудования даже для частичной автоматизации ввода в машину исходных данных о задаче.

Известны цифровые дифференциальные анализаторы (2), которые содержат группу интеграторов, выполняющих определенные математические операции пад переменными, прЕдставленными в цифровой форме, и связанных между собой в соответствии с решаемой системой дифференциальных уравнений.

Недостатками цифровых дифференциальных анализаторов являются неэффективность формул интегрирования, вследствие чего в

2 них требуется применять малый шаг интегрирования, что снижает быстродействие, и трудность автоматизации ввода схемы моделипования, 5 Известна вычислительная система (3), содержащая решающие блоки, каждый из которых через соо пветствующий коммутатор соединен двусторонними связями с информационной шиной, устройство управления, сос-!

О дипенное,дв cTopoHHHMH связями с устройством ввода-вьввода и с информационной шиной.

В .данной системе используются решающие блоки, работающие параллельно. Каж15 дый из блоков содержит соединенные между собой процессор и запоминающее устройство.

Недостатком такой системы BBJlÿåòñÿ трудность осуществления полного распараллеливания процесса интегрирования,дифференциальных уравнений из-за необходимости прнменения большого количества процессоров, что ограничивает быстродействие системы н класс решаемых задач.

Цель изобретения — повышение производительности и расширение функциональны.: возможностей вычислительнои системы. Для этого в предлагаемой .вычислительной системе каждый решающий блок содержит регистры чтения и за писи, ключи, узел связи, .мпкзр ропроцессор, соединенный двусторонними

565299 связями с запоминающим устройством, подключенным соответспвующим входо м и:выходом к входу и выходу решающего блока, соединенными с коммутатором, а выхода ми соответственно,к,входам регистров записи и чтения. Выходы последних через соответствующие ключи соединены с входами узла связи, выход которого под ключен к соответ ствующему входу за поминающего устройства.

Управляющие входы микропроцессора, ключей, регистра записи каждого решающего блока и управляющие входы каждого коммутатора соединены с соответствующими выходами устройства управления.

Микропроцессор предназначен для массового производства, является компактным универсальным элементом, позволяющим упростить конструкцию, уменьшить габариты. Он может программно настраиваться на выпол пение произвольных математических операций и использоваться в качестве решающего блока при организации параллельных структур. Применение микропроцессора позволяет ввести существенно большее количество решающих блоков,по сравнению с известной системой, что приближает такую структуру к структуре аналоговых вычислительных машин, которая характеризуется большим быстродействием вслсдствие высокой степени раопараллеливания, при сохранении возможности автоматического ввода схемы моделирования и ее параметров.

Используемый в системе способ обмена информацией безразличен к количеству связей между блоками, что расширяет класс задач.

Микропроцессор и запоминающее устройство в отличие от прототипа небольшие по объсму, что упрощает конструкцию, Обращение .к запоминающему устроиству при обмене инфор мацией без программной обработки

eI.oI o .обращения увеличивает скорость обмена этой информацией, т. е. увеличивает быстродействие. Использование общего запоминаю щего блока в устройстве управления для хранения матрицы управления, коммутацией позволяет автом атизировать .соединения между ешающими блоками, что расширяет класс задач и увеличивает производительность системы.

Уменьшение гаоаритов устройства достигается также использованием минн мально необходимого объема запоминающего устройства для хранения информации о входных переменных решающих блоков, что достигается магазинной организацией памяти, уIIpalaляе мой непосредственно от устройства управления, На фиг. 1 представлена блок-схема вычислительной системы; на фиг. 2 — блок-схема устройства управления, при мер реализа ции.

Система содержит решающие блоки

1I — 1„, подключенные к общей информационной шине 2. Каждый решающий блок содержит микропроцессор 3, запоминающее

5 !

О

4О

4 устройство 4, регистр записи 5, регистр чте ния 6, ключи 7, 8, узел, связи 9. В состав системы входят также устройство управления 10 с управляющими выходами 11 — 14, устройство ввода-,вывода 15, коммутаторы

161 — 16 .

Устройство упра|вления (см, фиг. 2) содержит генератор тактовых импульсов 17,,счетчик 18, запоминающий блок 19, дешифратор 20, за поминающий блок 21, информацион ный регистр 22.

Микропроцессор 3 н запоминающее устройство 4 обмениваются информацией по двусторонней информационной шине, адрес ячейки запоминающего устройства передается по адресной связи, состояние записи-чтения— по овязи управления чтением-записью. С другой стороны, сипналы за циси-чтения мо гут поступать с выходов 14 и 11 устройства управления 10, а адрес — из узла 9 овязи.

Информационные выходы запоминающего устройства 4 используются для задания информации в регистры записи и чтения 5, 6.

В ключение-,выключение микролроцессора производится по сигналу, поступающему из устройства управления с выхода 12. Тактовые сигналы подаются на все микропроцессоры с выхода 13 устройства yIIipaiaления. Обмен информацией с шиной 2 производится с по мощью коммутаторов. С помощью устройства авода- вывода информации 15 производится загрузчика решающих блоков исхо дными данными и программами, а а также вывод результатов в процессе решения.

Устройство управления 10 управляет работой системы в двух режимах: «Подготовка» и «Работа».

В режиме «Подлотоака» вводятся программы, При вводе программ последовательно включаются соответствующие коммутаторы, инструкции пронрамм зада|огся по шине 2.

В режиме «Раббота» циклически;повторяются два такта: .параллельной работы решающих бло ко в и обмена информацией. В результате выполнения одной пары тактов производится очередной шаг итеративного процесса. Останов всей системы производится IIc

cIII IIaлу извне.

В первом TaiKTc дается сигнал включения всех микропроцессоров на время, необходимое для выполнения программы одного итерати вно го шага в самом загружснном микропроцессоре. В конце такта все микропроцессоры находятся в исходном состоянии. Во втором такте микропроцессоры всех решающих блоков отключены от запоминающих устройств. Перед началом оомена инфор "ta цией,в каждом итеративном цикле ло программе работы, данного решающего блошка в регистр чтения 6 заносится адрес выходной переменной, а в регистр 5 — адрес записи.

Если из устройства управления посылается сигнал «Чтение» с выхода 11, то запоминающее устройство переводится в режиме «Чте565299

25 зо

40 иие»; адрес, по,которому производится чтение, считывается из регистра 6 и в информационную магистраль выдается выходная пе.ременная данного блока. При приходе сигнала «За1пись» с выхода 14 в регистр записи 5 добавляется «1» (регистр работает в режиме .счетчика), запоминающее устройство переводится .в режим «За пись», а адрес, по которому производится запись, считывается из регистра 5. В запоминающее устройство из информационной шины заносится новое значение соопветствующей переменнной.

Формирование сигналов «Чтение» и «Запись» производит схема управления, показанная на фиг. 2. В запоминающий блок, обращение к которому производится по адреса м, вырабатываемым счетчиком, перед началом работы заносится матрица управления ком мутацией, которая во втором такте построчн о выводится н а выход 14.

Ра ссмот рен ная вычислительная система имеет те же области пр име нения, что и аналоговые вычислительные машины общего назначения и цифровые модели, но выгодно от иих отличается. Вычислительная система благодаря,наличию автомат изирова нной настройки на схемы моделирования может использоваться в составе автоматизированных вы числительных систем.

Помимо автоматизации ввода схем моделирования, система характеризуется высокой точностью и стабильностью благодаря применению цифровых принципа в обработки информации. Примененный .способ обработки информации обеспечивает достаточно высокое быстродействие, которое по предварительным оценкам находится на уровне быстродействия аналоговых вычислительных ма шии при значительно более высо кой точноcTII (точность увеличена примсрно,в 100 раз).

По сравнению с,прототипом представленная система обладает большим быстродействием.

Характерной особенностью системы является использование минимально необходимого объема запоминающего устройства для хранения входных и выходных переменных, что упрощает и удешевляет систему.

Ми1кропроцессоры, являющиеся уни версальной компонентной базой современной вычислительной техники,,показывают тенденцию к,резкому увеличению быстродействия и уменьшению с poHMOñòè.

Формула изобретения

Вычислительная система для решения дифференциальных уравнений, содержащая решающее блоки, каждый из которых через соответствующий коммутатор соединен дву сторонними связями с информационной шиной, устройство управления, соединенн ное двусторонними .связям и с устройством вводавывода н с информационной шиной, о т л ич а ющ а я тем, что, с целью повышения производительности и расширения функциональных возможностей, в ней каждый решающий блок содержит регистры чтения и запи. H, ключи, узел связи, ммкропроцессор, соеди ненный двусторонними связями с запомпнающ1 м устройством, подключенным соответствующим входом и выходом к входу и выхо. ду решающего блока, соединенными с коммутатором, выходами соответствен но к входам регистров записи и чтения, выходы которых через соответствующие ключи соединены с входами узла связи, выход которого подключен к соответствующему входу запомина ющего устройства, управляющие входы ьмпкропроцессора, ключей, регистра записи кажз; дого решающего блока и управляющие входы каждого коммутатора соединены с соответствующими выходами устройства управл.ни я.

Источники информации, принятые во внимание прп экспертизе

1. И. Витенберг «Програ1м1мирование аналоговых вычнслительных машин», «Машино строение», М., 1972, с. 7.

2. A. В. Шилейко «Цифровые модели», «Энергия», М., 1964, с. 22 — 55.

3. «Зарубежная радиоэлектроника» № 8, 1973, .с. 53 — 62 (прототип).