Запоминающее устройство

 

н 582528

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

C0l09 Сееетекил

Сои илии етиаеаа

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 31.03.76 (21) 2341677/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.11.77. Бюллетень № 44 (45) Дата опубликования описания 01.12.77 (51) M. Кл.2 б 11С 11/40

Государственный комитет

Совета Министров СССР ло делам изобретений л открытий (53) УДК 681.327.66 (088.8) (72) Авторы изобретения

А. Г. Жемейцев, И. Н. Кабанов и Г. С. Щучкин (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике, а именно к интегральным запоминающим устройствам на МДП-транзисторах.

Известны запоминающие устройства (ЗУ), содержащие накопитель, блоки дешифрации, разрядные ключи, блоки записи и считывания, причем накопитель выполнен на триггерных ячейках памяти (1J

Наиболее близким к изобретению техническим решением является запоминающее устройство, содержащее последовательно соединенные блок восстановления уровня напряжения, накопитель, разрядные ключи и первый дешифратор, второй дешифратор, подключенный к накопителю, блок записи, подсоединенный к разрядным ключам, и блок считывания, соединенный с блоком записи и разрядными ключами (2).

Недостаток известных устройств состоит в том, что при считывании информации необходимо, чтобы суммарная емкость разрядных шин разрядилась через открытые транзисторы выбранной ячейки памяти от напряжения

> и до напряжения переключения U« входного инвертора блока считывания. Поскольку напряжение переключения приблизительно равно половине напряжения питания, время разряда этой емкости до напряжения U«p составляет значительную часть от времени выборки интегрального ЗУ.

Цель изобретения — повышение быстродействия ЗУ.

Это достигается тем, что в ЗУ введен блок предварительной установки уровня напряже5 ния, подключенный к блоку считывания. Блок предварительной установки уровня напряжения содержит три МДП-транзистора, исток первого транзистора подключен к затворам второго и третьего транзисторов, а стоки всех

1о транзисторов объединены.

lIa чертеже представлена структурная схема устройства.

Оно содержит накопитель 1, блок 2 восстановления уровня напряжения, разрядные клю15 чи 3, первый 4 и второй 5 дешифраторы, блок

6 записи, блок 7 считывания, блок 8 предварительной установки уровня напряжения, содер>кащий первый 9, второй 10 и третий 11

МДП-транзисторы, разрядные шины 12 и 13, 2О соединяющие ключи 3 с блоками 6, 7 и 8.

В качестве примера рассмотрим ЗУ, в котором накопитель 1 выполнен на триггерных ячейках памяти. При отсутствии обращения

ЗУ на разрядных шинах накопителя 1 блок 2 восстановления уровня поддерживает высокое напряжение (напряжение питания). На всех выходах дешифр аторов 4, 5 напряжение р авно нулю и ни одна ячейка памяти в накопитеЗо ле не выбирается. Блоки 6, 7 и 8 закрыты, и

582528 на шинах 12, 13 напряжение равно напряжению питания.

При считывании выходы блока 2 отключаются от накопителя 1. На вывод 14 подается высокое напряжение, транзистор 9 открывается и шина 12 разряжается через транзисторы

9 и 10 до напряжения несколько большего, чем напряжение переброса входного инвертора (на чертеже пе показан) блока 7. Затем напряжение на выводе 14 уменьшается до нуля, транзистор 9 закрывается и блок 8 отключается от шины 12. На одном из выходов дешифратора 4 и на одном из вы.,одов дешифратора 5 устанавливается напряжение питания, В результате в накопителе 1 выбирается только одна ячейка памяти, которая через ключи

3 подключается к шинам 12, 13. В зависимости от хранимой информации в выбранной ячейке — «О» или «1», напряжение на одной из шин 12, 13 повышается, а на другой понижается до нуля. Если в выбранной ячейке памяти хранится «1», напряжение на шине 12 понижается, а напряжение на шине 13 повышается. Для переключения в«одного инвертора блока 7 требуется разрядить шину 12 от напряжения предварительной установки уровня до напряжения переключения в«одного инвертора блока 7. Если в выбранной ячейке «ðàнится «О», напряжение на разрядной шине повышается и входной инвертор блока 7 не переключается.

B режиме записи блок 2 отключается от накопителя 1, дешифраторы 4, 5 выбирают одну ячейку в накопителе. Блоки 7 и 8 отключены.

Блок б в зависимости от записываемой информации в ячейку — «О» или «1» устанавливает на одной из шин 12, 13 высокое напряжение (напряжение питания), а на другой— низкое напряжение (нулевое напряжение) .

Выбранная трпггерная ячейка через ключи 3 подключается к шинам 12, 13. Когда напряжения на плечах триггера противоположны уровням напряжений, воздействующих на плечи, триггер перебрасывается, в противном случае триггер не перебрасывается.

Таким образом, осуществляется запись информации в выбранную ячейку. Блок считывания с блоком предварительной установки уровня напряжения на общей разрядной шине может быть использован не только в опера1о тивном запоминающем устройстве, но и в постоянном запоминающем устройстве на МДПтранзисторах.

Такое выполнение устройства позволяет повысить его быстродействие на 30 /О по срав1 нению с прототипом.

Формула изобретения

1. Запоминающее устройство, содержащее последовательно соединенные блок восстановления уровня напряжения, накопитель, разрядные ключи и первый дешифратор, второй дешифратор, подключенный к накопителю, блок записи, подключенный к разрядным ключам, и блок считывания, соединенный с блоком записи и разрядными ключами, о т л и ч а ющееся тем, что, с целью повышения его быстродействия, оно содержит блок предварительной установки уровня напряжения, подключенный к блоку считывания, 2. Устройство по п. 1, отличающееся тем, что, блок предварительной установки уровня напряжения содержит три МДП-транзистора, исток первого транзистора подключен к затворам второго и третьего транзисторов, а стоки всех транзисторов объединены.

Источники информации, принятые во внимание при экспертизе

1. США патент Хо Зб38039, кл. 307 †2, 1972.

4О 2. Япония, журнал «Erekutoromikusy», М 11, с. 1150 — 1154, 1975.

582528

Составитель В. Фролов

Корректор Л. Орлова

Редактор И. Грузова

Техред А. Камыш никова

Подписное

Типография, пр. Сапунова, 2

Заказ 2548/14 Изд. М 927 Тираж 738

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4/5