Устройство для контроля накопителя информации оперативного запоминающего устройства

 

т1 ® н ее nso Ф ничес.

6evl тюеееа ф г„ (tij 622174 Ъ ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Сенатских

Социалистичеанин

Реолублии (б1) Дополнительное к авт. свпд-ву (22) Заявлено 14.12.76 (21) 2431566/18-24 (51) И.K,,. G 11C

29/00 с присоединением заявки ¹

Государстеенный комитет

Сонета Министров СССР по лелам изобретений и открытий (23) Приоритет (43) Опубликовано 30.08.78. Бюллетень № 32 (53) УДК 628.327.6 (088.8),,с45) Дата опубликования описания 31.07.is (72) Авторы изобретения

А. В. Алексеев и Л. В. Поспелов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НАКОПИТЕЛЯ

И НФОРМАЦИ И О П ЕРАТИ В НОГО ЗАПОМИ НА1О ЩЕГО

УСТРОЙCTBA

Изобретение относится к вычислительной технике и может быть использовано для контроля оперативных запоминающих устройств (ОЗУ).

Известны устройства, предназначенные 5 для контроля оперативных запоминающих устройств.

Одно из известных устройств для контроля накопителя информации оперативного запоминающего устройства содержит по- 10 следовательно соединенные счетчик адресов и счетчик циклов (1J.

Недостатками такого способа формирования динамического теста, реализуемого в известном устройстве, являются сложность 15 восстановления правильной информации при возникновении сбоя, трудности определения распределения информации по полю накопителя, при котором произошел сбой, и ограниченный набор тестовых последова- 20 тельностей.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в устройство введены элемент И и элемен- 25 ты импликации, одни из входов которых соединены с соответствующими входами счетчика адресов, другие — с соответствующими выходами счетчика циклов, а выходы элементов импликации подключены к з0 входам элемента И.

На чертеже представлена функциональная схема устройства.

Устройство для контроля накопителя информации ОЗУ содержит счетчик 1 циклов, счетчик 2 адресов, элементы 3 импликации и элемент И 4.

Например, в состоянии «1100» счетчика циклов (для четырехразрядного кода адреса) образование теста происходит с участием 1-ro и 2-ro разряда счетчика адресов (см. таблицу).

Получаемая последовательность отличается в нескольких кадрах от той последовательности, которая получается в ОЗУ в режиме теста «Дождь». Однако визуально на экране осциллографа характерная картина полностью сохраняется.

При возникновении сбоя по состоянию счетчика цикла можно сразу же определить распределение информации по полю накопителя, что дает возможность легко находить критические распределения для накопителя данного типа.

Верная информация восстанавливается автоматически, поскольку запись информации в ОЗУ производится от устройства для контроля накопителя информации от блоков, соединенных с выходами самого ОЗУ.

Период динамического теста 2 " тактов можно увеличить до полного периода теста

622174

13 14

16

1 2 3

6 7

10 11

Номер ячейки ОЗУ х g z

0 0 1

0 1 0

0 0 1

1 1 1

1-5 разряд счетчика адресов

2-0 разряд счетчика адресов

Цикл текста

«Дождь». Для этого счетчик адресов должен быть организован как счетчик по модулю 2" — 1 и связан со схемами импликации вместо счетчиков адресов.

Изменением связей между входами и вы- 5

«одамн счетчика циклов можно получить fL! различных динамических тестов типа

«Дождь». При фиксации счетчика циклов можно получить 2 различных статических тестов. 10

Устройство работает следующим образом.

Состояние счетчика 1 циклов определяет участие разрядов счетчика 2 адресов в образовании тестовой последовательности в каждом цикле. 15

Функции нмпликации имеют следующую таблицу истинности: где х — состояние разряда счетчика адресов; у — состояние разряда счетчика циклов;

z — выход элемента импликации, поэтому при у=1 выход элементов 30 импликации повторяет последовательность от разряда счетчика адресов.

В начальном состоянии счетчика циклов

«000...0» на выходе устройства появляются последовательно 2" единиц. В состоянии счетчика циклов «100...0» выходная последовательность повторяет -последовательность с первого разряда счетчика адресов, которая проходит через первый элемент импликации и элемент И 4.

В состоянии счетчика циклов, в котором имеется более чем одна единица, образование теста происходит по совпадению значений в тех разрядах счетчика адресов, для которых на элементах импликации присутствуют «1» от счетчика циклов.

Формула изобретения

Устройство для контроля накопителя информации оперативного запоминающего устройства, содержащее соединенные последовательно счетчик адресов и счетчик циклов, отличающееся тем, что, с целью упрощения устройства, оно содер>кит элемент И и элементы импликации, одни из входов которых соединены с соответствующими выходами счетчика адресов, другие— с соответствующими выходами счетчика циклов, а выходы элементов импликации соединены с входами элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 443414, G 11С 29/00, 1972.

Устройство для контроля накопителя информации оперативного запоминающего устройства Устройство для контроля накопителя информации оперативного запоминающего устройства Устройство для контроля накопителя информации оперативного запоминающего устройства 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх