Элемент памяти

 

° ивC

Соста вител ь Ю. У ш а кои

Редактор С. Хейфиц Техред О. Луговая КорректоР Л. Веселовская

Закаа 58О4/43 Тираж 7I7 Полонское

ЦИИИПИ Государственного коннтета Совета Министров СССР но делак ивой>ретен нй н откр ьп ий! >303>>, Москва, Ж-3. >, Рау>нская наг>., д. 4/5

Филиал И И И «Г1 атеит, г. У>к >к>р»д, ул (! рое ктная, 4 подложки под ням "от величины захваченного заряда.

При записи вначале производится накопление зарядов в диэлектрике всех конденсаторов, подсоединенных к выбранной числовой шине 7, путем подачи на нее положительного импульса (40 В). Затем в ячейках тех разрядов, где диэлектрик в запоминающем конденсаторе должен остаться полностью илн частично разряженным, под электродом 4 накапливают неосновные носители, для чего на разрядные шины 8 подают отрицательный импульс напряжения с амплитудой, пропорциональной аналоговому сигналу, {Накопление носителей может быть ускорено, например, за счет фотогенерации илн путем инжекции, из подложки, для чего в ней достаточно сделать общий для всей матрицы р — n-переход). После того как неосновные носители накопились на границе раздела слоев — 2, на числовую шину 7 подается отрицательный импульс (25 В) „а напряжение с разрядных шин S снимается. В результате подвижные носители попадают под электрод 6 запоминающего конденсатора и частично нли полностью компенсируют ранее накопленный заряд в его диэлектрике.

Прн считывании на числовую шину подается небольшое отрицательное напряжение (. 5 — 10 В),"14 под электродом 6 запомина* ющего конденсатора накапливается заряд неосновных носителей, пропорциональный заряду, захваченному в его диэлектрике. Затем методом плавающего потенциала (по разрядной шине) происходит его считывание, а сам заряд потом имжектируется в подложку.

Использование предлагаемого изобретения позволяет значительно повысить степень интеграцйи матриц на МДП-конденсаторах, так как из нх состава исключаются наиболее критичные к уменьшению разрядов компОненты, каковыми в настоящее время являются диффузионные шины. Прц существующей технологии изготовления интеграль о ных схем плотность ячеек в матрице моЖет составлять 10 — 10 ячеек на квадратный сантиметр, т. е. выше, чем в других ячейках полупроводниковой памяти. Возможность записи аналоговой информации эквивалентна повышению информационной емкости

ЗУ на предлагаемых элементах.

Формула изобретения

Элемент памяти, содержащий полупроводниковую подложку, слой диэлектрика с а

20 пороговой поляризацией, на котором расположен числовой электрод, отличающийся тем что, с целью уменьшения площади элемента, он содержит установленные на полупроводниковой подложке последовательно расположенные диэлектрический слой и разрядный электрод, причем в диэлектрическом слое выполнен паз, в котором расположен слой диэлектрика с пороговой поляризацией.

Источники информации, принятые во внимание при экспертизе:

1. Патент США № 3590337, кл. 317 — 234, !972.

2. Патент Франции № 2154620, кл. Н Ol g 1/00, 1972.