Инжекционный запоминающий элемент

 

Оп ИСАНИЕ

ИЗОБВЕТЕН ИЯ

К АВТОРСКОМУ СВИДЙТВЛЬСТВУ

Сова Советских

Социалистических

Республик (11) 615541 (61) Дополнительное к авт. свил-ву (22) Заявлено 22.12.76121)2432397/18-24 с присоединением заявки № (23) Приоритет(43) Опубликована 15.О7.78»Бюллетень № 26 (45) Дата опубликования описания 15.06.78

2 (Q л.

0 11 С 11/4О

Гооудвротоонный иомитет

Совета Министров СССР оо долом изобретений и отирмтий (53) УДК 68-.327.. 66 (088. 8 ) (72) Авторы изобретения

С. М. Кононов и Д. П. Федоров (71) Заявитель (54) ИНЖЕКЦИОННЫЙ . ЗАПОМИНАНИИ ЭЛЕМЕНТ

Изобретение относитсн к области вычислительной техники и предназначено дпя использования в качестве запоминающего. элемента инжекционных интегральных за поминающих устройств. 5

Известно частотно-импульсное вычита;ющее устройство, содержащее триггер, раверсивный счетчик, схему сборки и импуль сно-потенциальные схемы совпадения 111

Недостатком такого устройства является то сложность его построения.

Ближайшим по технической сущности авпяетсн инжекционный запоминакмций элеMe8ò содержащий триггер, выполненный т 5 на дву1 транзисторах, эмиттеры которых соединены с шиной нулевого потенциала, базы соединены через генераторы тока с шиной нулевого потенциала и первыми коллекторами соответствующих транзнсторов 20 записи-считывания, эмиттеры которых пс4ключены к шине нулевого потенциала, базы подключены через генераторы тока к ,шине нулевого потенциала, разрядные ши ны и шины выборки t2j 25

Недостатком известного элемента является высокан потребляемая мощность.

1(ель изобретения состоит в снижении мощности, потребляемой элементом.

Эта цель достигается тем, что вторые коллекторы транзисторов записи-считывания соединены с шиной выборки, а базь|с соответствуюцптми разрядными шинами.

На фитт 1 показана принципиальная схема элемента; на фиг. 2 — входные харак,теристики одного из транзисторов считывэ ттия — записи.

Триггер выполнен на транзисторах 1 s

2, причем база тт-р тт. транзистора 1 под кпючена к коллектору транзистора 2 и к первому коллектору двухкоппекторного

O-р.т1..транзистора 3. База транзистора 2 объединена с коллектором транзистора 1 и первым коплектооом двухколпекторного

Ь-р- тт транзистора 4. Вторые коллекторы транзисторов 3 и 4 подключены к шине выборки (выбора слова) 5, а .базы их— ,к разрядным шинам (считывания-записи )

6 и 7. К базам транзисторов 1 и 2 подсоединены положительные полюсы генера615541 ropoa тока 8 и 9 соответственно, а к базам транзисторов 3 и 4 — попожитепьные понюсы.генераторов .тока 1О н 11 соот ввтстввнно. Отрнцательныв полюсы wex генераторов тока, а также эмнттеры всех транзисторов, подключены к шине нупввого потенциале 12.

Запоминающий эцвмент работает в трвл режимах:

- режим считывания;

- режим записи;. .а - режим хранения при обращении к пю бым другим ячейкам памяти.

В режиме считывания на шину 5 пода . / ется сигнап выбора снова - йизкий уровень потенцйапа, а на шинах 6 и 7 соз- 15 дается режим холостого хода.

Еспи процессу считывания предшест вовапо состояние триггера на транзисторах 1,2 с высоким уровнем потенциапа, на коппекторе транзистора 1 и низким 20

:уровнем потенциана на коцпекторе транзистора 2, при которых входной характе ристике транзистора Э .будет соответствовать кривая 1 на фиг. 2, а входной характеристике транзистора 4 - кривая 2 то, поспе того, как токи генераторов lO и 11 потекут в базы транзисторов 4 и 3 соответственно, на шине 6 установится потенцнан ц „. а на шине 7 - потенциап, i ВХ ° их. При обратном распределении по- М тенциапов на коппвкторах транзисторов

l,2 на шине 6 установится потвнциап

У я.

0 ях, а на шине 7 j- п тенциа Цi„х..

Разность потенниапов ) Вх U зх- мо нсвт быть зарегистрирована дифференциапы 3 ным усипитепвм ипи пороговым устройст» вом.

Поэтому, например, при создании на шине 6 режима холостого хода и подаче на шину 7 низкого уровня потенциапа, транзистор 4 вкпючится, и замкнет на се бя ток генератора 9» Транзистор 2 выкпючается. Транзистор 3 также выкпючит ся, поскопьку на его базе, связанной с шиной 7, установпен низкий уровень потвнциапа. Поспе этого ток генератора 8 потечет в базу транзистора 1 и процесс записи закончится. К концу записи на базе транзистора 4 установится потенциап 0 „при входном гоке 3 и (см.

1 Р фиг.2) . Аналогично осущесгвпяется запись пр( создании режима хопосго о хода на шине

7 и подаче на шину 6 низкого уровня потенциала.

И режим хранения эпвмент переходит поспе подачи на шину 5 высокого уровня потенциапа. В этом случае входные характеристики транзисторов 3,4 будут соответствовать кривым 3 и 4 на фиг. 2.

Для того, чтобы кривые 2 и 3 не совнадапи, неоолодимо инверсный коэффициент усипения по току транзисторов 3,4 по коппекторам, связанным с шиной выбора снова, сдепать меньше, чем по коп пекторам, связанным с триггерными траиьзисторами 1 и 2.

Так как по усповию работы потенциапы на шинах 6 и 7 не могут превысить равновеснь1х значений 0>+ ипи U - „, то входные токи транзисторов 3 и 4 в этом режиме работы не будут превышать 3

Ф ВХ и 3 ®„. (см. фиг.2). Эти токи нежат ниж порога включении транзисторов 3, 4 и поэтому доступ к триггеру на транзисторах 1, 2 невозможен.

Инжекционный запоминающий эпемент испопьзует эффект инжекции из подножки тра, не требует изопяции снов ипи разрядов друг or друга и обпадаег высокой степенью интеграции и мапой потреб пяемой. мощностью. формуца изобретении

Инжекционный i запоминающий эпемен т, содержащий триггер, выпопненный на двух транзисторах, эмиттвры которых соедине ны с шиной нулевого потенциала, базы соединены через генераторы тока с шиной нупевого потенцнапа и первыми коппекто рами соответствующих транзисторов записи-считывания, эмиттеры которых подкпючены к шине нупевого потенциапа, базы подкпючены через генераторы тока к ши нв нупевого потенциапа, разрядныв шины и шину выборки, î r n и ч а ю m и йс я тем, что, с цепью снижения мощноо ти, потребпяемой элементом, вторые коп» цекторы транзисторов записи-считывания соединены с шиной выборки, а базы с соответствующими разрядными шинами.

Источники информации, принягыв во внимание при экспертизе:

1. АвторскЬе свидетепьство СССР

% 284442, кп. Grill С 11/4О, 197О.

2. Патент Франции М 2088388, кп. Chill С 11/4О, 1972.

615541 и

Х дО 4 <х

Фиг. и

Составитель Q. Федоров

Редактор Н. Каменская Техред М. Петко Корректор H. Ковалева

Заказ 3917/42 Тираж 717 Подписное

ЦНИИПИ Государствейного комитета Совета Министров СССР по делам изобретений и открытий

1 1 GAOL 1l OL f1 d Л L

Инжекционный запоминающий элемент Инжекционный запоминающий элемент Инжекционный запоминающий элемент 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх