Ю. A. Аверкин, В. Д, Костюк, В. П. Сидоренко, В. Н. Смирнов, Ю. П. Троценко, В. П. Чекалкин, H. И. Хцынский и Ю. A. Юхименко (71) Заявитель (54) КВАЗИСТАТИЧЕСКАЯ ЯЧЕЙКА ПАМЯТИ

Изобретение относится к вычислительной технике, в частности к запоминаю-цтим устройствам.

Известна ква зистатическая ячейка памяти, выполненная на трех МДП-транзисторна (1) . Эта ячейка занимает 1 большую плошадь на подложке н имеет низкое быстродействие.

Наиболее близким техническим регггением к предложенному является квази 10 статическая ячейка памяти, содержащая транзисторы записи н считывания, стоки которых подключены к первой шине выборки, затворы вЂ” ко второй шине выборки.

Исток транзистора записи подключен к за тъору информационного транзистора, исток которого соединен с шиной цитания, а сток вЂ” с истоком транзистора считывания (2J .

Эта ячейкатакже имеет ннэкоебыстродействие иэ-за необходимости периодической регенерации информации, Цель изобретения вЂ” повышение быстродействия ячейки памяти.

Указанная aenb достигается тем, что ячейка содержит транзистор регенерации и шину импульсного питания, причем исток транзистора регенерации соединен со стоком информационного транзистора, сток вЂ” с истоком транзистора записи, а затвор вЂ” с шиной импульсного питания, Нв чертеже представлена принципиальная схема ячейкя памяти.

Ячейка содержит транзистор записи 1, транзистор считывания 2, шины выборки

3, 4, информационный транзистор 5, транзистор регенерации 6, шину питания

7, шину 8 импульсного питания.

Транзистор регенерации 6 имеет два уровня порогового напряжения вдаль линии канала. Более высокое значение порогового напряжения, чем у остальных транзисторов, имеет также транзистор записи 1.

Часть ячейки памяти, включающая в себя информационный транзистор 5 и транэястор регенерации 6, прн наличии питающих напряжений, приложенных к шинам 7, 8, обеспечивает поддержание

6319

3 двух устойчивых состояний Потенциапа затвора информациоиного транзистора 5 или, что то же самое,> авторегенерацию, записанной информации.

Ъ . -%

Устройство работает следующим об- и разом. Запись информации в ячейку осуществляется путем подачи соответствую щих сигналов на шины выборки 3 и 4.

При этом заряжается емкость затвора. информационного транзистора 5 пример- @ но до напряжения íà шине выборки 4, т.е. записъюается логический нуль и единица.

Считывание информации производится на шину выборки 4 при подаче на шину выборки 3 сигнала с амплитудой, мень- 3$ щей амплитуды порогового напряжения транзистора записи 1. Если в ячейке записана логическая единица, то информационный транзистор S открьтг и происходит зарядка шины выборки 4, в случае 39 логического нуля - на выходе сохраняется нулевой потенциал. В силу того что считывание произвоцится не непосредственно с запоминающей емкости затвора ии« формационного транзистора 5, акосвенно,,25 записанная информация при этом не раэруша ется.

Описанная ячейка памяти является ячейкой квазистатического типа, обладающей способностью хранения и перезаписи 3О двух устойчивых состояний и неразру88 шающего считывания информации. При большем быстродействии, чем у известных ячеек, в ней сохраняется минимальное число шин выборки, что позволяет строить на ее основе матрицы ОЗУ большой информационной емкости.

Формула изобретени

Кваэистажческая ячейка памяти, содержащая транзисторы записи и считывания, стоки которых подключены к первой шине выборки, затворы - ко второй шине выборки, исток транзистора записи подключен к затвору информационного транзистора, исток которого соединен с шиной питания, а сток - с истоком транзистора считывания, о т л и ч а ю щ а,я с я тем, что, с целью повышения быстродействия ячейки, она содержит транзистор регенерации и шину импульного питания, юзичем исток транзистора регенерации соединен со стоком информационного транзистора, сток вЂ” с истоком транзистора записи, а затвор - с шиной импульсного питания

Источники информации, принять е во вниманю при экспертизе:

1. Авторское свидетельство СССР

И 395900, кл. Ci,11 С 11/40, 08.01.74.

2, Патент США ¹ 3. 706.079, кл. 340-173 R, 12.12.72.

ЦНИИПИ Заказ 6359/52 Тираж 675 Подписное

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4

Выходной блок для устройства обращения к блокам памяти // 630641

Ячейка памяти // 630640

Элемент памяти // 628536

Динамический элемени памяти // 627541

Ячейка памяти для матричной однородной структуры // 624295

Инжекционный запоминающий элемент // 615541

Запоминающее устройство // 613405

Ассоциативная ячейка памяти // 605268

Полупроводниковое запоминающее устройство // 600611

Способ изготовления моноп-ячейки памяти, ячейка памяти и матричный накопитель на ее основе // 2105383

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Накопитель запоминающего устройства // 2106022

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Цепь усиления напряжения для использования в полупроводниковом запоминающем устройстве // 2138085

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Динамическая ячейка памяти // 2147772

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Способ регенерации для динамических запоминающих устройств с произвольным доступом // 2163035

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин // 2170955

Изобретение относится к устройству полупроводниковой памяти

Генератор накачки с изменяемым числом ступеней // 2172525

Изобретение относится к электронной технике

Запоминающая ячейка статического зупв // 2188465

Изобретение относится к запоминающей ячейке статического ЗУПВ

Схемное устройство с некоторым числом электронных схемных компонентов // 2189082

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние