Накопитель для интегрального постоянного запоминающего устройства

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеюэ Фееетскик

Сецкааистнчасккк

Респубики

< 641498 (63) Лополнительное к авт. свнд-ву—

f22) Заявлено 0407.77(2I) 2502438/18-24 с присоединением заявки № (23) Приоритет (51) М. Кл. 11 С 11/40

Государствеииый комитет сссР ио делам изобретеиий и открытий

Р3) УДК 681.327 (088. 8) Опубликовано 05.01.79. Бюллетень № 1

Дата опубликования описания 050179 (72) Автори изобретения

А.С.Свердлов и Е.Б. Нусинов

Ij

P3) Заявитель (54) НАКОПИТЕЛЬ ДЛЯ ИНТЕГРАЛЬНОГО ПОСТОЯННОГО

ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится к области автоматики и вычислительной техники.

Известны промышленные разработки постоянных запоминающих устройстн (ПЗУ) на NOII-транзисторах (11и (2) которые представляют собой ин егральные схемы, где на одном кристалле (в одном корпусе) расположены несколько тысяч (1:16) запоминающих элементов (ЗЭ) и схем управления ими. ЗЭ н 10 таких ПЗУ представляют собой N0IJтранзистор, пороговое напряжение которого зависит от информации.

Наиболее близким по технической сущности к изобретению является накопитель, содержащий транзисторы затвор каждого из которых соединен с соответствующей числовой шиной, а сток- с соответствующей разрядной шиной, истоки транзисторов соединены с шиной нулевого потенциала (3) .

Недостатками этих накопителей являются сравнительно большие размеры,что обусловлено необходимостью иметь шину нулевого потенциала в матрице числовых и разрядных шин, и снижение надежности за счет дефектон подзатворного окисла.

Целью изобретения является повышение надежности и информационной емкости накопителя °

Поставленная цель достигается тем, что в предложенном накопителе исток каждого транзистора соединен с соответствующей разрядной шиной.

Предлагаемый накопитель показан на чертеже.

Он содержит разрядные 1 и числовые

2 шины,и транзисторы, затворы которых соединены с числовыми шинами, а истоки и стоки- с разрядными шинами.

Работает устройстно следующим образом.

Перед считыванием информации шины

1 заряжаются до некоторого уровня напряжения П, . При считывании на выбранную шину 2 поступает напряжение

0, величина которого превышает le и пороговое напряжение U„ транзистора

3. Под действием 0 на поверхности кремния под затвором транзистора 3 образуется объединенная область с s потенциалом поверхности т =U -U з а сВ где 0 в- напряжение плоских зон транзистора 3;

Формула изобретения

ЬЦ

4U=

СшwC

Составитель И.Бочарова

Техред З.Фанта;Корректор Т.Вашкович

Редактор Л.утехина

Заказ 7523/47 Тираж 680 Подписное

ЦИИИПИ Государственного комитета СССР по делам изобретений и открытий

1 1 30 35 р Москва у ХЗ 5 Раушск ая наб, д 4/5

Филиал ППП Патент, г.ужгород, ул. Проектная, 4

Цв — НЕПОДВИжНЫй ЭаРЯД КРЕМНИЯ в транзисторе 3;

Со - емкость затвора.

При надлежащем выборе величины О, потенциалt Vgt оказывается больше U, .

При этом в инверсный канал транзистора из шины 1 переходит некоторый заряд, величина которого определяется параметраьж конструкции и действующими напряжениями U и Ug

G=C (U -u,-u >-а

10 где И в - неподвижный заряд, соответствующий поверхностному потенциалу

Ч =0„

I5

При переходе заряда иэ шины 1 на ней изменяется напряжение где Сш - емкость шины 1.

Для усиления сигнала может быть использован усилитель, применяемый в однотранзисторных ОЗУ.

Таким образом, предлсженное устрой 5 ство не содержит шины нулевого потенциала, соединяющей истоки запоминающих транзисторов, что позволяет увеличить информационную емкость накопителя. Кроме того, дефекты окисла, 3О приводящие к повышенной утечке, не снижают работоспособности устройства, так как не влияют на величину поверхностного потенциала в транзисторе и его заряд, что повышает надежность накопителя, Накопитель для интегрального постоянного запоминающего устройства, содержащий транзисторы, затвор каждого из которых соединен с соответствующей числовой шиной, а сток- с соответствующей разрядной шиной, отличающийся тем, что, с целью повышения надежности и информационной емкости накопителя, исток каждого транзистора соединен с соответствующей разрядной шиной.

Источники информации, принятые во внимание при экспертизе

1.Boagevs Т.М.а.О ЧМОЪ яОМ-ХУДЕЕ g.еоЙй State CircvitS, 1976, 3С-11, Е 5, 614-622.

2.Hivoto Kowagoe,Nobu3>iso Тм е М ггваап Ыы ROM Мтос1в е соп1раМЮе и1т, и

sitcom -g ote Е / Э hAQ8 L S Y. I E E E g - бо Ий Stoic с гси1Ы, 1976, s c-11 9 3, 360-364.

3. Первое ПЗУ емкостью 32 К бит. Электроника, 1976, М 5.