Арифметическое устройство

 

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i ц 650072

Союз Советскик

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 15.06,73 (21) 1932603/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 28.02,79. Бюллетень № 8 (45) Дата опубликования описания 28.02.79 (51) М. Кл.е

G 06F 7/38

Государственный комитет (53) УДК 681.325 (088.8) по делам изобретений и открытий (72) Авторы изобретения

Г. В. Римский и В. А. Вишняков

Минский радиотехнический институт (71) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может найти применение в специализированных ЭВМ.

Известны арифметические устройства (1), включающие блок управления, сумматор и два регистра.

Эти устройства выполняют операции сложения, вычитания, умножения, деления.

Недостатком этих устройств является то, что они не выполняют операцию извлечения квадратного корня.

Наиболее близкое к изобретению техническое решение — арифметическое устройство, содержащее сумматор, два регистра, блок управления, блок анализа множителя, причем первый, второй и третий выходы блока управления подключены к управляющим входам регистров и сумматора, выходы регистров соединены с входами сумматора, а выходы сумматора — с входами регистров, выходы двух разрядов первого регистра соединены с входами блока анализа множителя, управляющий вход которого подключен к четвертому выходу блока управления, а выход знака сумматора подключен к первому входу блока управления, другой вход которого соединен с шиной запуска (2).

Недостатком такого устройства является то, что оно не выполняет операцию извлеченпя квадратного корня, а при выполнении операции умножения удвоенное множимое получается путем сложения со сдвигом, для чего используются дополнительные элементы для поразрядного сложения и образования переноса.

Цель изобретения — упрощение устройства и расширение его функциональных возможностей, заключающихся в возможности вычисления квадратного корня.

Для достижения этой цели в устройство введены блок управления циклическим переносом и элементы задержки, причем первый, второй, третий и четвертый входы блока управления циклическим переносом соединены с первым выходом блока анализа множителя, пятым и шестым выходами блока управления и выходом циклического переноса сумматора, а первый и второй выходы соединены соответственно с входами (n — 1)-го разряда сумматора и младшего разряда первого регистра, второй выход блока анализа множителя подключен к второму управляющему входу второго регистра, а третий, четвертый и пятый выходы через первый, второй и третий элементы задержки — к третьему, четвертому и пятому управляющим входам второго регистра.

650072

Поставленная цель достигается также тем, что блок управления циклическим переносом выполнен на элементах И, ИЛИ, НЕ, причем первый вход блока подключен к первому входу первого элемента И и через первый элемент HE — к первому входу второго элемента И, выходы первого и второго элементов И подключены соответственно к первым входам первого и второго элементов ИЛИ, выходы которых соединены с первым и вторым выходами блока, второй вход блока подключен к первому входу третьего элемента И и через второй элемент НŠ— к первому входу четвертого элемента И, третий вход блока подключен к первому входу пятого элемента И и через третий элемент HE — к первому входу шестого элемента И, четвертый вход блока соединен с вторыми входами пятого и шестого элементов И, выход шестого элемента И подключен к вторым входам третьего и четвертого элементов И, выход третьего элемента И соединен с вторыми входами первого и второго элементов И, выходы четвертого и пятого элементов И соединены соответственно с вторыми входами первого и второго элементов ИЛИ.

На фиг. 1 представлена структурная схема арифметического устройства; на фиг. 2 показан блок управления циклическим переносом.

Первый, второй и третий выходы блока

1 управления соединены с управляющими входами регистров 2 и 3 и сумматора 4, входы которого соединены с выходами регистров 2 и 3, а выходы подключены к входам этих регистров. Выходы двух разрядов регистров 2 подключены к входам блока 5 анализа множителей, первый выход которого подключен к первому входу блока 6 управления циклическим переносом; второй выход — к второму управляющему входу регистра 3, а третий, четвертый и пятый выходы через элементы задержки 7, 8 и

9 — к третьему, четвертому и пятому управляющим входам регистра 3. Управляющий вход блока 5 анализа множителя подключен к четвертому выходу блока 1 управления. Второй вход блока 6 управления циклическим переносом подключен к пятому выходу блока 1 управления, а третий вход — к выходу циклического переноса сумматора 4. Выходы блока 6 управления циклическим переносом подключены к входу (и — 1)-го разряда сумматора 4 и входу младшего разряда регистра 2.

Блок управления циклическим переносом включает элементы И 10, НЕ 11, И 12, ИЛИ 13, ИЛИ 14, И 15, НЕ 16, И 17, И 18, НЕ 19, И 20. Первый, второй и третий входы блока подключены к входам элементов

И 10, 15, 18 и через элементы НЕ 11, 16, 19 — к входам элементов И 12, 17, 20.

Четвертый вход блока соединен с вторыми входами элементов И 18, 20. Выход элеменJ

ui)

Э

-10

Я а И 20 соединен с вторымп входами элементов И 15, 17. Выход элемента И 15 соединен с вторыми входами элементов И 10, 12, выходы которых подключены к входам элементов ИЛИ 13, 14, другие входы которых подключены к выходам элементов И

l 7, 18, а выходы — к первому и второму выходам блока 6 управления циклическим переносом.

Устройство работает следующим образом.

При выполнении операции сложения— вычитания блок 1 управления вырабатывает сигналы для занесения операндов в сумматор 4 и регистр 3, для передачи операндов из регистра 3 в сумматор прямым или обратным кодом, для анализа переполнения сумматора, которые поступают с регистра 3 на управляющие входы сумматора. Циклический перенос поступает в этом случае через элементы И 20 (нет извлечения корня), И 17 (нет умножения) ИЛИ 13 в (n — 1) -й разряд сумматора 4.

При выполнении операции умножения по сигналу из блока 1 управления осуществляется занесение множимого в регистр 3 и множителя в регистр 2. Второй сигнал поступает в регистр 2, в знаковом разряде которого образуется знак произведения.

Третий сигнал блока управления поступает в блок 5 анализа множителя, который анализирует два старших разряда регистра 2 и триггер запоминания регистра 2.

При коде двух разрядов множителя 00 и 11 и триггера запоминания 0 и 1 соответственно код регистра 3 не передается в сумматор 4. При коде 01, 10 и 0 триггера запоминания код регистра 3 передается в сумматор 4 прямым кодом. При 11 и 0 блок

5 анализа множителей вырабатывает сигнал сдвига регистра 3 влево на один разряд, затем через элемент задержки 8— сигнал передачи кода регистра 3 в сумматор 4 прямым кодом, через элемент задержки 7 — — сигнал сдвига кода регистра

3 вправо на один разряд.

При коде 00 и 1 блок 5 анализа множителя вырабатывает спгнал сдвига влево на один разряд, через элемент задержки 9— сигнал передачи кода регистра 3 в сумматор 4, обратным кодом через элемент задержки 7 — сигнал сдвига регистра 3 вправо на один разряд. Сигнал блока 1 управления поступает в сумматор 4 и в регистр

2 для сдвига влево на два разряда. Эти сигналы блоком управления повторяются п/2 раз (а — разрядность множителя). 3атем вырабатываются сигналы для обработки триггера запоминания в блоке 5 анализа множителя, для сдвига на один разряд влево сумматора 4 и регистра 2, для округления результата регистра 2, для выдачи результата регистра 2 и для оонуления сумматора 4 и регистров 2, 3.

650072

15

Циклический перенос прп умножении поступает через элемент 1:i 20 (на втором входе высокий потенциал с выхода элемента

HE 19) на элементы И 15, 17. Если есть сигнал передачи кода регистра 3 в сумматор 4 прямым кодом на первом входе блока 6, то сигнал с выхода элемента И 15 через элементы И 12 (на втором входе которого высокии потенциал с выхода элемента НЕ 11) ИЛИ 14 поступает в младший разряд регистра 2. Если на первый вход блока 6 приходит сигнал передачи кода регистра 3 в сумматор 4 обратным кодом, то с выхода элемента И 15 перенос поступает через элементы И 10, ИЛИ 13 в (и — 1) -й разряд сумматора 4.

При выполнении операции деления (без восстановления остатка) первьш сигнал блока управления поступает в сумматор 4 и регистр 3 для занесения делимого и делителя. Второй сигнал блока управления поступает в регистр 2 для определения знака частного, в регистр 3 для передачи обратного кода в сумматор 4 (пробное вычитание). Третий сигнал блока управления подается в сумматор 4 для сдвига кода сумматора влево на один разряд. Четвертый сигнал блока управления поступает в регистр 3 для передачи прямого или обратного кода в сумматор 4 в зависимости от знака сумматора. Пятый сигнал блока управления поступает в сумматор 4 и регистр

2 для сдвига на один разряд влево. Знаковый разряд сумматора 4 передается инверсно в младший разряд регистра 2. Этот сигнал повторяется и раз, после чего блок управления вырабатывает шестой сигнал для добавочного сложения — вычитания с кодом сумматора 4, седьмой сигнал в регистр 2 для округления, восьмой — для выдачи содержимого регистра 2, девятый — для оонуления сумматора 4, регистров 2, 3. Циклический перенос поступает через элементы И 20, И 17, ИЛИ 13 в (и — 1)-й разряд сумматора 4.

При выполнении операции извлечения квадратного корня первый сигнал блока управления поступает в сумматор 4 для занесения кода единиц в (и+1)-й разряды, в регистр 2 — для занесения кода числа, в младший разряд регистра 3 — для занесения единицы. Второй сигнал блока управления поступает в сумматор 4 и регистр 2 для сдвига на два разряда влево, при этом два старших разряда регистра 2 переписываются в (и+1)-й и и-й разряды сумматора 4, в регистр 3 для сдвига кода влево па один разряд.

Третий сигнал блока управления поступает в регистр 3 для передачи прямого или обратного кода в сумматор 4 в зависимости от знака кода сумматора 4. Второй и третий сигнал повторяются и раз, после чего блок управления вырабатывает четвертый сигнал в регистр 3 для передачи прямого

25 зо

-15

5О

65 или обратного кода в сумматор 4 в зависимости от знака кода сумматора 4, пятый сигнал — в регистр 3 для округления результата, шестой сигнал — для выдачи кода регистра 3, седьмой — для обнуления сумматора 4, регистров 2, 3. Циклический перенос сумматора 4 поступает через элементы И 18, ИЛИ 14 в младший разряд регистра 2.

Предлагаемое устройство выполняет дополнительную операцию, в нем уменьшено количество оборудования за счет применения общих цепей сдвига на два разряда влево в регистре и сумматоре при умножении и извлечении квадратного корня путем передачи кода регистра второго в сумматор прн выполнении операции умножения после сдвига влево, затем восстановления множпмого сдвигом вправо. При этом цепь сдвига влево введена для операции извлечения корня.

Формула изобретения

Арифметическое устройство, содержащее сумматор, два регистра, блок управления, блок анализа множителя, причем первый, второй и третий выходы блока управления подключены к управляющим входам регистров и сумматора, выходы регистров соединены с входамн сумматора, а выходы сумматора — с входами регистров, выходы двух разрядов первого регистра соединены с входами блока анализа множителя, управляющий вход которого подключен к четвертому выходу блока управления, а выход знака сумматора подключен к первому входу блока управления, другой вход которого соединен с шиной запуска, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства и расширения его функциональных возможностей, заключающихся в возъ10жност11 Вы 1ислсн11я квадратного корня. В него введены блок управления циклическим переносом и элементы задержки, причем первьш, второй, третий н четвертый входы олока управлсния циклическим переносом соединены с первым выходом блока анализа ъ1ножителя, пятым и шестым выходами блока управления и выходоM циклическо.о переноса сумматора, а первый и второй выходы сосдпнены соответственно с входамн (и — -1) -ro разряда сумматора и младшего р азряда первого регистра. Второй выход блока анализа множителя подключен к второму управляюгцему входу второго регистра, а третий, четвертый и пятый выходы через первый, второи н третий элементы задержки — к третьему, четвертому и пятому управляющим входам второго регистра.

2. Лрифметическое устройство по п. 1, о т л н ч а ю щ е е с я тем, что олок управления циклическим переносом выполнен на элементах И, ИЛИ, НЕ, причем первый вход блока подключен к первому входу

650072 г

+20

Заказ 2713!13

Изд. № 167 Тираж 779

НПО

Подписное

Типография, пр. Сапунова, 2 первого элемента И и через первый элемент HE — к первому входу второго элемента И, выходы первого и второго элементов И подключены соответственно к первым входам первого и второго элементов

ИЛИ, выходы которых соединены с первым и вторым выходами блока, второй вход блока подключен к первому входу третьего элемента И и через второй элемент

HE — к первому входу четвертого элемента И, третий вход блока подключен к первому входу пятого элемента И и через третий элемент НŠ— к первому входу шестого элемента И, четвертый вход блока соединен с вторыми входами пятого и шестого

8 элементов И, выход шестого элемента И подключен к вторым входам третьего и четвертого элементов И, выход третьего элемента И соединен с вторыми входами

5 первого и второго элементов И, выходы четвертого и пятого элементов И соединены соответственно с вторыми входами первого и второго элементов ИЛИ.

Источники информации, )о принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 314204, кл. G 06F 7/38, 1969.

2. Пржиялковский В. В. и др. Электронная вычислительная машина «Минск-32».

15 М., «Статистика», 1972.