Вычитатель частот

 

ОП ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскмн

Социалистических

Республик (11) 658560 (St) Дрполиительное к авт. саид-ву (22) ЗаЯвлено 04.04.77(21) 2469698/1 8-24 с присоедииениеы заявки № (5l) М. Кл, G 06 F 7/50 (23) Приоритет

Гссударстввнньй квинтет

СССР но делам нзобретаннй и отнрьтнй

Опубликоваио25.04.79.бюллетень № 15 (53) УДК 681.325 (088.8) Дата опубликования описания 28.04.79 (72) Авторы изобретения

В. П. Бордыков, В. П. Буторин, Л. Я. Дыченко, Б. А. Горбачев и К). В. Двоеглазов

Специальное проектно-конструкторское бюро средств автоматизации нефтедобычи и нефтехимии Нефтехимпромавтоматика" (71) Заявитель (54) ВЫЧИТАТЕЛЬ ЧАСТОТ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах управления и обработки информации.

Известно устройство для получения разностной частоты двух импульсных последовательностей, содержащее блок запрета, блок запоминания, формирователи, триггеры и элементы И, ИЛИ и HE f.ll.

Недостатками устройства являются сложность конструктивной реализации и отсутствие синхронизации с управляющей последовательностью импульсов.

Известно также устройство для получения разностной частоты, содержащее формирователи, триггеры, элементы задержки, элементы И и ИЛИ и элементы

И с запретом I 2 j.

Недостатком устройства является отсутствие синхронизации с управляющей последовательностью импульсов.

Наиболее близким по техническому решению к предлагаемому является вывычитатель частот, содержащий триггеры и инвертор, подключенный входом к шине синхронизации и импульсному входу первого триггера, соединенного потенциальным входом с шиной уменьшаемой частоты и подключенного выходом к первому импульсному входу второго триггера, выход которого соединен с первым импульсным входом третьего триггера, подключенного вторым импульсным входом к выходу четвертого триггера, соединенного первым импульсным входом с выходом пятого триггера, потенциальный вход которого подключен к шине вычитаемой час» .тоты 31.

Недостатком данного устройства является пониженная точность формирования разностной частоты, обусловленная наличием сбоев в работе при равенстве или малых отличиях уменьшаемой и вычитаемой частот.

Целью изобретения является повышение точности вычитания частот.

С этой целью,в вычитатель частот дополнительно введены элементы И и триг668560

rep, соединенный первым импульсным входом с первым входом первого элемента И, подключенного вь ходом к выходной шине, и выходом второго элемента И, подключенного входами соответственно к первому 5 импульсному входу и первому выходу третьего триггера, а второй импульсный вход дополнительного триггера, соединенного выходом с вторым входом первого элемента И, подключен к выходу третье- 10 го элемента И, входы которого соединены соответственно с вторым импульсным входом и вторым выходом третьего триггера, причем выход инвертора, подключенного входом к второму импульсному входу четвертого триггера, соединен с вторым импульсным входом второго триггера и импульсным входом пятого триггера.

На чертеже изображена блок-схема вычитателя частот.

Вычитатель частот содержит первый 1, второй 2, третий 3, четвертый 4 и пятый 5 триггеры, дополнительный триггер

6, инвертор 7, первый 8, второй 9, и третий 10 элементы И. Потенциальные входы триггеров 1 и 5 соединены с шинами уменьшаемой 1„„и вычитаемой f Ä,Ä частоты соответственно, импульсные вхо» ды триггеров 1 и 4 и вход инвертора 7 соединены с шиной синхронизации1 .Бы- З"

cd ход триггера 1 соединен с одним импуль сным входом триггера 2, другой импульсный вход которого соединен с выходом инвертора 7 и импульсным входом тригге« ра 5, выход которого соединен с другим

35 импульсным входом триггера 4. Выход три гге ра 4 соединен со входом элемен« та И 10 и импульсным входом триггера

3, другой импульсный вход которого сое40 динен с выходом триггера 2 и входом элемента И 9, а выход с другим входом элемента И 9. Другой выход триггера 3 соединен со входом элеменета И 10, выход которого соединен с одним импульс45 ным входом триггера 6, другой импульсный вход которого соединен с выходом элемента И 9 и входом элемента И 8, а выход - с другим входом элемента И 8, выход которого соединен с выходной шиной вычитателя.

Вычитатель работает следующим образом.

При отсутствии входных импульсов триггеры 1, 2, 4, 5 находятся в нулевом состоянии а триггеры 3 и 6 - в.единичS5 ном. При появлении импульсов уменьшгемой частоты триггер 1 изменяет свое состояние на время, пока действует импульс, после чего первЫй импульс частоты синхронизации переводит триггер в исходное состояние, Аналогичным образом, при появлении импульса вычитаемой частоты триггер 5 изменяет свое состояние на время, пока действует импульс, после чего первый инвертированный импульс частоты синхронизации переводит триггер в исходное состояние. Время нахождения триггера 1, а также и триггера 5 в единичном состоянии не может быть меньше длительности импульсов f >„и был соот» ветственно. По возвращении триггеров l и 5 в исходное состояние изменяют свои состояния триггеры 2 и 4, причем триггер 2 взводится по импульсам частоты синхронизации, а триггер 4 по инвертированным импульсам этой частоты. Обратная установка триггера 4 в исходное состояние происходит по импульсам частоты синхронизации, а триггера 2 — по инвертированным импульсам этой частоты. Такая привязка импульсов уменьшаемой частоты к инвертированным импульсам частоты синхронизации, а импульсов вычитаемой частоты к импульсам частоты синхронизации позволяет исключить совпадение импульсов на входах триггера 3. При нахождении триггеров 3 и 6 в разрешающих состояниях синхронизированный импульс уменьшаемой частоты через элементы И 9 и 8 поступает на выходную шину устройства.

Импульс вычитаемой частоты с выхода триггера 4 изменяет состояние триггера 3. Следующий за ним импульс уменьшаемой частоты не проходит через элемент И 9, а своим окончанием переводит триггер 3 в исходное состояние, разрешающее прохождение всех последующих импульсов уменьшаемой частоты до прихода следующего импульса вычитаемой частоты.

В случае поглощения импульса уменьшаемой частоты двумя импульсами вычитаемой частоты, что может произойти вследствие случайности используемого способа синхронизации, второй импульс вычитаемой частоты, проходя через элемент И 1 0 .изменит состояние триггера

6, который, аналогично триггеру 3, вызовет поглощение" следующего импульса уменьшаемой частоты, запрещая его про хождение через элемент И 8. Таким об« разом, методом синхронизации импульсов

1 и f Ä, инвертированными и прямыми импульсами т „„,, "поглощения" каждым импульсом вычитаемой, частоты одного импульса уменьшаемой частоты, а

658560

Составитель С. Казинов

Техред И. Асталош. Корректор О. Ковинская

Редактор Н. Веселкина

Заказ 2058/44 Тираж 779 Подписное

lIHHHIlH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужг ород, ул. Проектная, 4 в случае "поглощения одного импульса уменьшаемой частоты двумя импульсами вычитаемой частоты, запоминания этого факта и "поглощения следующе го импульса уменьшаемой частоты получаем 5 на выходе устройства последовательность импульсов, среднее значение частоты повторения которой равно

Р ън м аыч

Таким образом, данный вычитатель позволяет исключать отдельные сбои в работе устройства и, следовательно, имеет более высокую по сравнению с известными устройствами точность.

Формула изобретения

Вычитатель частот, содержащий триггеры и инвертор, подключенный входом к шине синхронизации и импульсному вхо-. 20 ду первого триггера, соединенного потенциальным входом с шиной уменьшаемой частоты и подключенного выходом к первому импульсному входу второго триггера, выход которого соединен с первым импульсным входом третьего триггера, подключенного вторым импульсным входом к выходу четвертого триггера, соединенного первым импульсным входом с выходом пятого триггера, потенциальный вход которого подключен к шине вычитаемой частоты, о т л и ч а ю lU è и с я тем, что, с целью повышения точности вычитания частот, в него дополнительно введены элементы И и триггер, соединенный первым импульсным входом с первым входом первого элемента И, подключенного выходом к выходной шине, и выходом второго элемента И, подключенного входами соответственно к первому импульсному входу и первому выходу третьего триггера, а второй импульсный вход дополнительно триггера, соединенного выходом с вторым входом первого элемента И, подключен к выходу третьего элемента И, входы которого соединены соответственно с вторым импульсным входом и вторым выходом третьего триггера, причем выход инвертора, подключенного входом к второму импульсному входу четвертого триггера, соединен с вторым импульсным входом второго триггера и импульсным входом пятого триггера

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР, № 508921, кл. Н 03 К 5/156, 1974.

2. Авторское свидетельство СССР (по заявке ¹ 241 1 73/24) „ кл. G 06 G 7/14, 1976.

3. Авторское свидетельство СССР № 466509, кл. G 06 F 7/385, 1972.

Вычитатель частот Вычитатель частот Вычитатель частот 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх