Устройство для умножения

 

О Г1 И С А Н И Е (1,660049

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 17,01.77 (21) 2444509/18-24 с присоединением заявки ¹ (23) Приоритет (51) М. Кл.

6 06F 7/52

Государственный комитет (43) Опубликовано 30.04.79. Бюллетень № 16 (53) УДК 681.327 (088.8) по делам изобретений и открытий (45) Дата опубликования описания 30.04.79 (72) Авторы изобретения

В. Д. Самойлов, А. А. Бальва и T. Д. Марчук

Институт электродинамики АН Украинской ССР (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Изобретение относится к области вычислительной техники и может быть использовано в аналого-цифровых вычислительных системах.

Известно множительное устройство, в котором оператор умножения заменяется совокупностью более простых нелинейных или линейных операторов и группа, где используются электрические четырехполюсники с регулируемым передаточным коэф- 10 фициентом (1). Указанные устройства дают возможность определять произведение величины в случае, если известны их полноразрядные значения.

Наиболее близким техническим решением к данному предложению является устройство для умножения, содержащее счетчик первого сомножителя, блок умножения первого сомножителя на единичное при- 20 ращение второго сомножителя, первый и второй входы которого соединены соответственно с выходом счетчика первого сомножителя и входом счетчика второго сомножителя, соединенного с шиной единичного 25 приращения второго сомножителя, блок умножения второго сомножителя на единичное приращение первого сомножителя, первый вход которого соединен с выходом счетчика второго сомножителя, счетчик ре- 30 зультата, вход которого соединен с выходом сумматора (2).

Недостатком его является то, что в счетчике результата образуется неточное значение и старших разрядов произведения двух сомножителей с погрешностью, увеличивающейся с увеличением времени вычисления.

Целью изобретения является повышение точности устройства, т. е. вычисление точного значения произведения двух переменных, представленных в виде приращений.

Цель изобретения достигается тем, что устройство содержит элемент ИЛИ и элемент задержки, вход которого соединен с шиной единичного приращения первого сомножителя и входом счетчика первого сомножителя, выход — со вторым входом блока умножения второго сомножителя на единичнос приращение первого сомножителя, входы элемента ИЛИ соединены с выходами блоков умножения, одного из сомножителей на единичное приращение второго сомножителя, выход элемента ИЛИ подключен ко входу сумматора.

Блок-схема устройства изображена на чертеже. Устройство содержит счетчик 1 первого сомножителя, счетчик 2 второго сомножителя, блок 3 умножения первого сомножителя на единичное приращение

660049

20 второго сомножителя, один из входов которого соединен с выходом счетчика 1, а второй из входов соединен со входом счетчика 2, блок 4 умножения второго сомножителя на единичное приращение первого сомножителя, один из входов которого соединен с выходом счетчика 2, элемент 5 задержки, вход которого соединен со входом счетчика 1, а выход которого соединен с другим входом блока 4умножения, элемент

ИЛИ б, входы которого соединены с выходами блоков 3 и 4 умножения, сумматор

7, вход которого соединен с выходом элемента ИЛИ б, счетчик 8 результата, вход которого соединен с выходом сумматора 7.

Устройство работает следующим образом.

Перед началом вычислений начальные значения первого и второго сомножителей заносятся соответственно в счетчик 1 и счетчик 2, младшие и старшие и-разрядов точного значения произведения — в выходной сумматор 7 и счетчик 8 результата. На входы счетчиков 1 и 2 одновременно поступают соответственно приращения Лх и

Лу, представляющие собой короткие импульсы.

Принципиально схемы счетчиков 1 и 2 выполнены таким образом, что изменение состояния счетчиков происходит по заднему фронту счетных сигналов Лх и Лу (что, например, осуществлено в счетчиках, выполненных на интегральных .элементах 155 серии).

Таким образом, состояния счетчиков остаются неизменными в течение действия сигналов Лх и Лу. Блоки умножения 3 и 4 срабатывают по переднему фронту сигналов Лх и Лу. Поэтому в момент поступления сигналов Лх и Лу только на выходе блока 3 умножения появляется сигнал, равный х.Лу, поступающий через схему 6 на вход сумматора 7, переполнения с выхода которого поступают на вход счетчика 8, в котором суммируются с его содержимым ху.

На выходе блока умножения 4 сигнал произведения у Лх отсутствует, что обусловлено отсутствием в этот момент времени на входе блока 4 сигнала Лх, задержанного элементом задержки 5. Условие, которому должно удовлетворять время задержки т, вносимое элементом задержки 5, равно где т — длительность импульсов Лх и Лу; т — максимальное время переходных процессов в схеме счетчиков.

55 л

Далее импульсы Лх и Лу оканчиваются, состояния счетчиков х и у изменяются и становятся соответственно равными х+Лх, у+Лу. Теперь на выходе блока умно>кения после поступления»а его вход 9 задержа»ного сигнала образуется значение (у+Лу) Лх. На выходе блока 3 величина произведения отсутствует из-за отсутствия сигнала Лу на входе 10.

Величина (у+ Лу) Лх поступает через элемент ИЛИ 6 на вход сумматора 7, с выхода которого переполнения поступают на вход счетчика 8.

Величина, которая образуется в конечном итоге в сумматоре 7 и счетчике 8 представляет собой ничто иное, как точное значение произведения входных величин, равное (х+Лх) (у-1-Ьу) = ху +у Лх+Лу <+he-hg

Формула изобретения

Устройство для умножения, содержащее счетчик первого сомножителя, блок умножения первого сомножителя на единичное приращение второго сомно>кителя, первый и второй входы которого соединены соответственно с выходом счетчика первого сомно>кителя и входом счетчика второго сомножителя, соединенного с шиной единичного приращения второго сомножителя, блок умножения второго сомножителя на единичное приращение первого сомножителя, первый вход которого соединен с выходом счетчика второго сомножителя, счетчик результата, вход которого соединен с выходом сумматора, о т л и ч а ю щ е е с я тем, ITQ, с целью повышения точности устройства, оно содержит элемент ИЛИ и элемент задержки, вход которого соединен с шиной сди»ичного прирагцения первого сомножителя и входом счетчика первого сомножителя, выход — со вторым входом блока умножения второго сомножителя на единичное приращение первого сомножителя, входы элемента ИЛИ соединены с выходами блоков умножения одного из сомножителей на еди»ичное приращение второго сомножителя, выход элемента ИЛИ подключен ко входу сумматора.

Источники информации, принятые во в»има»»е при экспертизе

1. Авторское свидетельство СССР

М 432525, кл. С 06С1 7/16. 1972.

2. Неслуховский К. С. Цифровые дифференциальные анализаторы. М., «Машиностроение», 1968, стр. 90.

660049

4Х 4У

Составитель В. Самойлов

Редактор С. Равве

Корректоры: Л. Брахнина и T. Добровольская

Типография, пр. Сапунова, 2

Заказ 2125/11 Изд. Л"е 265 Тираж 779 Подписное

НПО Государственного комитета СССР по делам изобретешш и открытий

113035, Москва, К-35, Раушская наб., д. 475