Устройство для суммирования двоично-десятичных кодов

 

ОП ИСAÍÈÚ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДБТВДЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. саид-ву(22) Заявлено 04.05.7321) 2481236/18 24 с присоединением заявки Юв (23) Приоритет

Опубликовано 05.0 9. 79.Бюллетень Ж 3

7/SO

Гасударственный иемнтет

СССР вв двлаь6 изобрвтвний н вткрытнй

К 681.325.

088. 8) дата опубликования описания 08.09.7 (72) Авторы изобретения

С. Шакиров и Н. М. Головина (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ П.ВОИЧНО-ДЕСЯТИЧНЫХ KOflOB

Изобретение относится к вычислительной технике, предназначено для алгебраического сложения двоично-десятичных кодов.

Известны устройства для суммирования двоично-десятичных кодов, содержашие параллельные сумматоры(1).

Такие устройства не предназначены для приема операндов в последовательном коде.

Наиболее близко к предлагаемому устройство для суммирования двоично-десятичных кодов, содержашее последовательный сумматор, формирователь инверсного кода, регистр сдвига, элементы И и ИЛИ, триггер переноса, причем входы последовательного сумматора подключены к шине первого числа, выходу формирователя инверсного кода и выходу триггера переноса, вход которого соединен с выходом элемента ИЛИ, первый вход которого подключен к выходу нереноса последовательного сумматора, выход суммы которого подключен ко входу регистра сдвига; вход формирователя инверсного кода подключен к шине второго числа, а первый и второй его управляюшие входы — соответственно к пер5 вой и второй управляюшим шинам; третья управляюшая шина подключена к первому входу первого элемента И, выход которого соединен со вторым входом элемента ИЛИ 12). то

В этом устройстве, сумма двоичнодесятичной тетрады получается в последовательном коде, для получения ре зультата в параллельном коде необходи15 мо преобразование, требуюшее дополнительного оборудования. Кроме того, при вычитании возникает циклический перенос, так как сумматор рассчитан на то, что положительное число по модулю боль20 ше, чем отрицательное. 11иклический пе ренос не учитывается, если считать, что нет вторичного последовательного сложения результата с единицей цикличес3 6 кого переноса, что снижает точность вычислений.

Цель изобретения - повышение точности вычислений и расширение функциональных возможностей схемы путем сов- мещения коррекции с образованием последоватепьного кода тетрады результата сложения и параллельный код.

Бель изобретения достигается тем, что в устройство введен комбинационный, формирователь скорректированной суммы, входы которого подключены к выходам первого-четвертого разрядов регистра сдвига, а управляюшие входы соединены с выходом триргера переноса и с первой и второй управляю ними шинами. Выходы второго, третьего и четвертого разрядов комбинационного формирователя скорректированной суммы подключены к первым входам второго, третьего и четвертого элементов И, вторые входы которых подключены к третьей управляющей шине, а выходы — ко входам третьего, четвертого и пятого разрядов регистра сдвига. Выход переноса комбинационного формирователя скорректированной суммы подключен ко второму входу первого элемента И, четвертая управляющая шина соединена со входом триггера переноса.

На чертеже изображена, схема устройcтВа.

Устройство содержит входы 1 и 2 дпя подачи слагаемых, управляющие шины сложения 3 и вычитания 4, управляющая шина 5 дпя подачи импульса 1 исполнения", управпяюшая шина 6 дпя подачи импульса коррекции, формирователь инверсного кода 7 на элементах И 8 и 9, ИЛИ 10, НР 11, последовательный сумматор 12; элементы ИЛИ 13, И 14, триггер переноса 15, регистр сдвига 16, комбинационный формирователь скорректированной суммы 17, элементы И 1820, шина выдачи последовательного кода 21, шины выдачи параллепьного кода 22-25.

Бва числа X и У в последовательном коде поступают на входы 1 и 2. При выполнении сложения на управляющей шине 3 устанавливается уровень а при выполнении вычитания уровень "1 устанавливается на управляющей шине 4, и в триггер переноса 15 записывается

"1 дополнения", ио импупьсу, поступающему на управпяюшую шину 5 до начапа вычитания. Число Х поступает при сложении и вычитании непосредственно на

84542 4 с умма тор 1 2 в пр ямом коде. Число поступает на формирователь инверсного кода 7, а с него на вход сумматора.

При вычитании число Y поступает на сумматор 12 обратным кодом двоичного представления двоично-десятичного числа.

Нескорректированное значение двоинно-десятичной тетрады, полученное на. выходе сумматора 12, записывается

10 последовательно за . четыре такта в

1 — 4-й разряды регистра сдвига 16.

Сигнал переноса, сформированный на сумматоре 12, записывается в триггер переноса 15 через элемент ИЛИ 13. В п ятом такте, поступает импульс коррекции, по которому значение трех старших разрядов скорректированной тетрады с комбинационного формирователя скорректированной суммы 17 переписывается

20 в 3-5-й разряды регистра сдвига 16 через элементы И 18-20, а значение скорректированного переноса — в триггер переноса 15 через элемент И 14.

Одновременно, по этому импульсу парапжпьный код скорректированной тетрады выдается из комбинационного формирователя скорректированной суммы 17 на шины 22-25. В пятом такте одновременно с переписью скорректированной тетрады с сумматора 12 в младший разряд регистра сдвига 16 записывается значение старшего разряда новой нескорректированной тетрады. Таким образом, на шину 21 последовательно выдается двоично-десятичный скорректированный код.

Ниже приводится математическое обоснование логических уравнений комбинационного формирователя скорректирован40 ной суммы 17, В логических уравнениях используются спедуюшие буквенные обозначения:

Х - уменьшаемое, десятичное чиспо1

- вычитаемое, десятичное число, - нескорректированная тетрада суммы чисел Х и У; — нес корректированный тетрадный перенос (перенос из тетраS0 ды в тетраду);

- признак выполняемой операции (сложение ил и вычитание);

ЯМЪ вЂ” скорректированная тетрада суммы чисел Х и

- скорректированный тетрадный перенос.

Сложение (признак f =О) двух двоич. но-десятичных тетрад чисел Х и Y в прямом коде выпопняется по правилам

684842

15 цу.

5 двоичной арифметики, в результате чего получается пятиразрядный двоичный код раьс4 . Все возможные значения ко, napabcd получаемые в результате сложения двух двоично-десятичных тетрад, приведены в левой части таблицы в строках с 1-й по 20-ю. Максимальное значение кода р(д bed (100 11) получается при сложении двух тетрад со значением 9" и имеюшемся переносе из младшей тетрады. При значении кода pabcd больше числа "9 нарушается двоично-десятичный код, поэтому необходима коррекция. Откорректированные значения результата - кодРЯЪЩ приведены в правой части таблицы в строках с 1-й по 20-ю, При выполнении вычитания (признак

=1) тетрада числа Х поступает в прямом коде, тетрада числа Y - в инверсном (поразрядное дополнение до 15).

В младшую тетраду числа Y добавляется единица дополнения. В результате сложения поступивших тетрад по правилам двоичной арифметики получается пятиразрядный код ра Ьсд.: Рассмотрим все возможные значения кода р ah(:d которые могут получиться цри вычитании. Возможны два случая.

1) Тетрада числа Х больше тетрады числа V или равна ей.

Минимальное значение тетрады результата (строка 3 1 таблицы) в этом случае получается, когда значения обеих тетрад одинаковы и имеется единица переноса из младшей тетрады в данную.

Наличие этой единицы переноса означает, что из тетрады числа Х не было займа в младшую тетраду:

1001 (9)

+О 1 10 (-9)

1 (дополнения или цереноса) 0000 - перенос н старшую тетрелу

Если рассмотреть данный пример при сушествуюшем займе, то пример выйдет из- под условия Х р (.

Максимальное значение тетрады результата (строка 40 таблицы) в данном сл учае пол учаетс я в следуюшем приме- ре прй условии, что не было займа иэ тетрады числа Х 9-0 9:

1001 (9)

+ 1111 (-О)

1 (лопе ненни илн неренсса) перенос в старшую тетра1 1001

Промежуточные значения результата между ма1п:имальным и минимальным представлены в левой части таблицы в строках с 32-й по 39-ю.

2) Тетрада числа Х меньше тетрады числа У

Минимальное значение тетрады результата в этом случае получается в примере 0-9=0, при условии, то был заем из тетрады числа Х в младшую тетраду (строка 21 таблицы):

0000 (О)

+0110 (-9) С 0110

Максимальное значение тетрады . результата получается в примере

0-1=9, при условии, что не было займа из тетрады числа в соседнюю младшую то тетраду (строка 3U таблицы):

0000 (О)

+1 110 (1) (пополнении или переносе)

0 -1111

Промежуточные значения тетрады результата между максимальным и минимальным для рассматриваемого случая (Х С Y ) представлены в левой части таблицы в строках с 22-й по 29--ю. зо

В рассматриваемом случае никогда не возникает переноса в старшую тетраду, это означает, что из старшей тетрады была занята единица. В этом случае нарушается двоично-десятичный код, поэтому

35 необходима коррекция. Откорректированные значения тетрады результата при вычитании приведены в правой части таблицы в соответствуюших строках.

Из таблицы Р, A В, 1С Ъ являются логическими функциями от аргументов

f,ð, а,b,с „d

После упрошения логические уравнения дляР, Я, З, С, 0 прини45 мают следуюший вид:

P aek vabk чр (1)

А ас чсМ vab ч Ьс ч abk (2)

В = Gk vbck ч ac k ч субс v Bck (3)

C= ckvack vabc (4)

50 1.л = е (5) При упрощении введен новый аргумеНт 1(. вместо (; р и ВыявлеНа функциональная завш:и:.ю()ть нового аргу55 мента k от 1 и р йл ю jp vfP

Используемый в устройстве комбинационный формирователь с корректированной суммы реализует уравнения (1-5).

7 6845

Использование ком6инационного формирователя скорректированной суммы для выдачи тетрады результата в параллельном коде позволяет расширить функцио42 8 нальные воэможности устройства, а занесение единицы дополнения в триггер переноса позволяет повысить точность вычисления.

О

О

О

О

О

О

О

О

О

О

О

О

О.

О

О

О

О

О

О

О

О

О

О

О

О

10

О

О

О

О

О

О

О

О

О. О

О.

О

О

О

16

О

О

О

О

18

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

27

О

О

О

О

29

О

30

О

О

О

О

О

О О

О О

О О

О l

О 1

1 О

1 О

1 О

1 О

1 l

1 1

О О

О О

О 1

1 О

1 1

О О

О 1

1 О

1 1

О О

О 1

О О

О 1

1 О

1 l

О О

О 1

1 О

1 1

О О

О 1

О О

О 1

1 О

1 1

О О

О 1

l О

1 1

О О

О 1

О О

О 1

684542

Продолжение табл.

1 0 0

0 О

1 0 1

1 О 1

1 0 1

1 0 0

О 0

l 0 1

1 0 1

О

35

37

1 О

1 0

38

1 l

О

0

0

Формула иэобретения

Устройство. для суммирования двоично-десятичных кодов, содержашее последовательный сумматор, формирователь инверсного кода, регистр сдвига, элементы И и ИЛИ, триггер переноса, причем входы последовательного сумматора подключены к шине первого числа, выходу формирователя инверсного кода и выходу триггера переноса, вход которого соединен с выходом элемента ИЛИ, первый вход которого подключен к выходу. переноса последовательного сумматора, выход суммы которого подключен ко входу регистра сдвига, вход формирователя инверсного кода пошатючен к шине второго числа, а первый и второй его управлявшие входы - соответственно к первой и второй управляюшим шикам, третья управляюшая шина подключена к первому входу первого элемента И, выход которого соединен со вторым входом элемента ИЛИ о т л и ч а ю ш е е с я тем, что, с целью повышения точности вычислений и расширения функциональных воэможностей устройства, оно дополни1 0

1 1

0 0

О, 11 О

1 1

0 0

0 1 тельно содержит юмбинационный формирователь скорректированной суммы, входы которого подключены к выходам первого - четвертого раэрядов регистра сдвига, а управляюшие входы соединены с выходом триггера переноса и с первой и второй управляюшимн шинами, выходы второго, третьего и четвертого раэрядов комбинационного формирователя скорректированной суммы подключены к первым входам второго, третьего и четвертого элементов И, вторые входы которых подключены к третьей управляюшей шине, а выходы - ко входам третьего, четвертого и пятого раэрядов регистра сдвига, 40 выход переноса комбинационного формирователя скорректированной . суммы аоа- . ключен ко второму входу первого элемента И, четвертая управлякхцая шина соединена со входом триггера переноса.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 407309, кл. G06 Р 7/385, 1973.

2. Авторское свидетельство СССР

¹ 387364, кл. Я 06 V 7/50, 1972, 684542

Состави едь В. Березкин

Редактор Б. Федотов Техред Н Бабурка Корректор Ю. )ч акаренко

Заказ 5289/43 Тирам 780 Подписное

БНИИПИ Государственного комитета СССР ио делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, уа. Проектная, 4

Устройство для суммирования двоично-десятичных кодов Устройство для суммирования двоично-десятичных кодов Устройство для суммирования двоично-десятичных кодов Устройство для суммирования двоично-десятичных кодов Устройство для суммирования двоично-десятичных кодов Устройство для суммирования двоично-десятичных кодов 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх