Сумматор по модулю три

 

0 и и с А н "и ""е:

ИЗОБРЕТЕНИЯ

Ъ:

1н %%Енсом чж Ъ69354

Союз Соаетсннк

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 05.10.76 (21) 2410185/28-24 (51)М. Кл.2

G 06 F 7/50 с присоединением заявки М—

Государственный комнтет

СССР но делам нзобретеннн н открытнй (23) Приоритет— (53) УДК681. 325 (088.8) Опубликовано 250679. Бюллетень М 23

Дата опубликования описания 2506.79 (72) Авторы

ИЗОбрЕтЕНИя Ф -Ф. Мингалеев, Н .Т. Пластун и В. Ф. Павлов (71) Заявитель (54 ) СУММАТОР ПО МОДУЛЮ ТРИ

Изобретение относится к вычислительной технике и может быть использовано при проектировании аппаратных средств автоматического контроля цифровых вычислительных устройств. 5

Известны сумматоры по модулю три, выполненные на ферродиодных логических элементах (1) .

Однако такие сумматоры по модулю три имеют большие затраты оборудования и невысокую надежность.

Наиболее близок к предлагаемому изобретению сумматор IIo модулю три, содержащий троичные логические элементы, шина первого слагаемого соеди- 15 нена с первым входом первого троичного логического элемента, шина второго слагаемого подключена к первому входу второго троичного логического элемента и второму входу первого тро-20 ичного логического элемента, вход которого подключен к первым входам третьего и четвертого троичных логических элементов, вторые входы которых подключены к выходу второго троичного логического элемента, который подключен также к третьему входу третьего троичного логического элемента, четвертый вход которого соединен с выходом первого троичного логичес- ЗО кого элемента, а выход — с первым входом пятого троичного логического элемента, второй выход которого подключен к выходу четвертого троичного логического элемента, третий и четвертый входы пятого троичного логического элемента подключены соответственно к выходам третьего и четвертого троичных логических элементов, а выход — к выходной шине, второй вход второго троичного логического элемента подключен к шине первого слагаемого (2).

Такой сумматор по модулю три имеет сложную реализацию, т.е. выполнен на шести логическйх элементах.

Цель изобретения — экономия оборудования.

Это достигается тем, что шина первого слагаемого подключена к третьему и четвертому входам четвертого троичного логического элемента.

На фиг. 1 дана схема формирования остатка четырехразрядного числа; на фиг. 2 — временная диаграмма работы устройства, где обозначены: Ll — импульсы трехфазного источника питания: †— запись +1 ; т — запись -1 у - - — считывание 0, 669354.й. — считывание +1 ; — считыва -)

Четырехраэрядное число находится в разрядах регистра 1-4. Троичные логические элементы 5 и 6 определяют остаток по модулю три четверичных цифр, расположенных в двух соседних разрядах. Сую атор по модулю три совокупность троичных логических (элементов 7-11) — опрегеляет остаток по модулю три от суммы цифр, поступающих на входы элементов 5 и б иэ fp разрядов регистра 1 — 4. Выходы раэрядов регистра 1-4 соединены с входами троичных логических элементов 5 и

6.Выход троичного логического элемента 5 (шина первого слагаемого Х ) соединен с входом первого троичнога логического элемента 7, с входом второго троичного логического элемента

8, с входами четвертого троичного логического элемента 10 сумматора.

Выход трсичного логического элемента б (шина второго слагаемого Х ) соединен с входом первого троичного логического элемента 7 и с входом второго троичного логического элемента 8 сумматора. Выход первого троичного логического элемента 7 соединен с входами третьего троичного логического элемента 9, с входом четвертого троичного логического элемента

10 сумматора. Выход второго троично- 30 го логического элемента 8 соединен с входами третьего троичного логического элемента 9, с входом четвертого троичного логического элемента

10 сумматора. Выход третьего троич- 35 ного логического элемента 9 соединен с входами пятого троичного логического эдемента 11 сумматора. Выход „ четвертого троичного логического элемента 10 соединен с входами пятого 4р троичного логического элемента 11 сумматора. На выходе пятого троичного логического элемента 11 сумматора формируется остаток по модулю три "R" (3), Сумматор по модулю три собран на пяти троичных логических элементах, каждый иэ которых выполняет троичные операции, описанные в табл. 1.

Указанные операции образуют функционально, полную систему логических функ-50 ций и могут быть реализованы на основе троичных элементов (например, на ферритовых логических элементах)(3), Система тактового питания схемы сумматора-трехфазная; при этом каж- 55 дый следующий разряд слагаемого поступает на вход сумматора через три фазы (один такт) передачи информации по элементам схемы (см. фиг. 2).

Тактовым импульсом первой фазы считывается информация с троичных логических элементов 7 и 8, второй фазы — с разрядов регистра 1 - 4 и троичных логических элементов 9 и 10, а третьей фазы - с троичных логических элементов 5, 6 и 11.

Рассмотрим рабату сумматора по модулю три на примерах определения остатков восьми чисел, представленных в табл. 2. 1 в двоичной системе счисления представляется положительным сигналом в разряде, а 0 отсутствием сигнала в разряде, Числа на разрядах регистра 1 - 4 меняются в каждом такте последовательно

s соответствии с табл. 2 (см. Фиг.

1 и 2).

ZY р и м е р 1. (число — 0001) .

Тактовым импульсом второй фазы первого такта считывается информация с первого разряда регистра 1 и согласно логике работы элемента, записанной в табл. 1, положительный сигнал с первога разряда регистра 1 передается на первый вход элемента 5; импульсом третьей фазы положительный сигнал с элемента 5 передается íà первый вход элемента 7 и третий вход элемента 10.

Импульсом первой фазы второго такта положительный сигнал с элемента 7 передается на первый вход элемента 9 и 10, импульсом второй фазы положительный сигнал с элемента 9 передается на первый вход элемента 11, импульсом третьей фазы положительный . сигнал с элемента 11 выходит иэ сумматора, образуя остаток по модулю три R (3) = 1, соответс".чующий коду 01, .

Пример 2. (число — 0010).

Тактовым импульсом второй фазы второго такта считывается информация со второго разряда регистра 2, положительный сигнал передается на второй вход элемента 5, импульсом третьей фазы отрицательный сигнал с элемента 5 передается на второй вход элемента 8 и четвертого элемента 10.

Импульсом первой фазы третьего такта отрицательный сигнал с элемента 8 передается на четвертый вход элемента 10.

Импульсом первой фазы третьего такта отрицательный сигнал с элемента 8 передается на второй вход элемен" та 9 и 10; импульсом второй фазы отрицательный сигнал с элемента 9 пере-. дается на третий вход элемента 11, импульсом третьей фаэы отрицательный сигнал с элемента 11 выходит Из суьюеатора, образуя остаток по модулю три

R (3) = -1, соответствующий коду

10 °

Пример 3. (число — 0100) .

Тактовым импульсом второй фазы третьего такта считывается информация с третьего разряда регистра 3, положительный сигнал передается на первый вход элемента 6; импульсом третьей фазы положительный сигнал с элемента 6 передается на второй вход элемента 7 °

Импульсом первой фазы четвертого такта отрицательный сигнал с элемен669354

Аналогично, в соответствии со схемой (см. фиг. )) и временной диаграммой (см. фиг. 2), происходит выполнение последующих примеров, приведенных s табл. 2.

Предлагаемый сумматор обеспечивает экономию одного троичного логического элемента по сравнению с известным техническим решением.

Таблица 1

О О

+1

+1

+1

Ф выход

О

+1

+1

Таблица2

Входы сумматора

Olx 14

Выход сумматора R(3)

Выходы регистра

4 3 2 1

}tX э1

+1 на первого слагаемого соединена с первым входом первого троичного логического элемента, шина второго слагаемо:та 7 передается на четвертый вход элемента 9, импульсом второй фазы положительный сигнал с элемента 9 передается на первый вход элемента 11; импульсом третьей фазы положительный сигнал с элемента 11 выходит из сумматора, образуя остаток по модулю три R (3) = +1, соответствующий коду Ol

0 О

О 1

1 О

0 О

0 О

0 1

1 О

1 1

О. 1

О О

0 О

1 О

1 1

1 О

0 1

О О

Формула изобретения

Сумматор по модулю три, содержащий троичные логические элементы,ши0

О

+1

-1

-1

-1

+1

-1

О

+1

-l

+1

-1. .за е01ю е

-1л "10""

+1Ь "Ol"

-lA lP

0А3 11 t

+1A 0l

-lA 10

ОЬ ll

У) с б го подключена к первому входу второго щ оичного логического элемента и второму входу первого троичного логического элемента, выход которого подключен к первым входам третьего и четвертого троичных логических элементов, вторые входы которых подключены к выходу второго троичного логического элемента, который подключен также к третьему входу третьего троичного логического элемента, четвертый вход которого соединен с выходом. первого троичного логического элемента, а выход - с первым входом пятого троичного логического элемента, второй выход которого подключен к выходу четвертого троичного логического элемента, третий н четвертый входы пятого троичного логического элемента подключены соответственно

69354

j Puz. i

Таллl Tarnt 7 Трлл 5 Такт 4 Теая р Тамтб Талл7 7 Талтд Талл У

/7ерВая

Раза

Втарая раза третья р аза

1 1! I I I 11 I (I ((I I I

6(Л7) о (иг 2

ЦНИИПИ Заказ 3658/40 я

Тираж 779 Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная,4 к выходам третьего н четвертого тро-ичных логических элементов, а выход и выходной шине, второй вход второго троичного логического элемента подключен к шине первого слагаемого, отличающийся тем, что, б 1с целью эконсмии оборудования, шина первого слагаемого подключена к третьему и четвертому входам четвертого троичного логического элемента, р Источники инФормации,. принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 441564, кл. G 06 F 7/50, 1974 °

2. Кузнецов В.Ф. и др. Ферритовые

It // логические элементы. И., Энергия, 197Ъ, с. 54-66, рис. 3-15.

3. Авторское свидетельство СССР

9 208347, кл. 42 m 14, 29.12.67.