Устройство для решения разностных уравнений

 

т61тиет тф чти ч е рце игл "21 кй 4

Союз Советских

Социалистических

Республик

<11,767784 (6I ) Дополнительное к авт. свнд-ву (22) Заявлено 16.10.78 (21) 2674703/18 — 24 с присоединением заявки № 3 (5l)M. Кл.

6 06 G 7/32 (23) Приоритет

1 вщдарвтвенньй квинтет

СССР нв делан нзвбретенна н вткритнй (53) УДК 681.333 (088.8) Опубликовано 30.09.80, Бюллетень № 36

Дата опубликования описания 30,09,80 (72) Авторы изобретения

A. Я, Шпильберг, В. И, Нестеренко, Г, С. Агроник и 10. Кроне

Харьковский ордена Ленина политехнический институт им. В. И. Ленина (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ РАЗНОСТНЫХ УРАВНЕНИЙ

Изобретение относится к автоматике и вы. числительной технике, а именно к области решения разностных уравнений, и может найти применение при проектировании специализированных вычислительных устройств и фильтров.

Известно устройство для моделирования дифференциальных уравнений, содержащее цифровой блок, аналоговые зайоминавтцие устройства, последовательно включенные два суммирутощих усилителя с цифровыми управляемыми та сопротивлениями во входных цепях, интеграторы и ключи (11.

Недостаток известного устройства заключается в невозможности решения разностных уравнений.

Наиболее близким техническим решением к изобретению является устройство для решения разностных уравнений, содержащее первую группу последовательно соединенных ячеек памяти, выходы которых через соответствующие блоки . весовых коэффициентов подключены к группе входов сумматора (2) .

Однако известное устройство позволяет решать сравнительно узкий класс уравнений, а

2 именно класс линейных разностных уравнений.

Цель изобретения — расширение класса решаемых уравнений.

Указанная цель достигается тем, что в устройство для решения разностных уравнений, содержащее нервую. группу последовательно соединенных ячеек памяти, выходы которых через соответствующие блоки весовых коэффициентов подключены к rpygire входов сумматора, введены знаковый. Умиожитель, коммутаторы, блок выделения модуля и знака сигнала, логарифмический преобразователь, блок весовых коэффициентов, погенцирующий преобразователь, вторая группа ячеек йамяти, сумматор по модулю два и блок задания начальных условий, выход которого подключен к первому входу первого коммутатора, выходом соединенного со входом блока выделения .модуля и знака сигнала, первый выход которого через логарифмический преобразователь подключен к входу блока: весовых коэффициентов, вйход которого соединен со входом сумматора, выходом подключенного к первому входу второго коммутатора, выход которого через потенци3 рующий преобразователь соединен с первым входом знакового умножителя, выход которого является выходом устройства. Входы сумматора по модулю два подключены к выходам соответствующих ячеек памяти второй группы, соединенных между собой последовательно, вход первой ячейки памяти второй группы подключен .к выходу третьего коммутатора, входы которого соединены со вторым выходом блока выделения модуля и знака сигнала и выходом сумматора по модулю два соответственно, выход логарифмического преобразова теля соединен со вторым входом второго ком, мутатора, выход которого подключен к входу первой ячейки памяти первой группы, выход третьего коммутатора соединен со вторым входом знакового умножителя, второй вход первого коммутатора является входом устройства.

Структурная. схема устройства представлена на чертеже.

Устройство для решения разностных уравнений состоит из блока 1 задания начальных условий, первого коммутатора 2, блока 3 выделения модуля и знака сигнала, логарифми. рующего преобразователя 4, блока 5 весовых -. коэффициентов, последовательно соединенных ячеек. 6 — 8 памяти первой группы, группы . блоков 9 — 11 весовых коэффициентов, сумматора 12 (ячейки 6-8 памяти, блоки 9 — 11 и сумматор 12 образуют блок 13 для решения линейных над полем действительных чисел раэностнйх уравйений); вторбго коммутатора

14, потенцирующего преобразователя 15, знакового умножителя 16, второй группы ячеек

17 — 19 памяти, сумматора -по модулю два 20,:. третьего коммутатора 21.

Устройство предназначено для решения ли- нейных над полем действительных. чисел, линейных над полем. 9F (2) и нелинейных раз: ностных. уравнений вида

% Ъ (1) И. П (s У-jl) (at.1l), j=3

Работи устройства состоит из двух этайов, Сначала производится запись начальных усло. вий, а затем — решение уравнения. Алгоритмы работы устройства получаем из уравнения (1) при номощи следующих преобразований.

Исключая нулевые начальные условия в уравнении (1), так как при них получаем тривиальное решение М13-0 при а -1, 2, 3, ...

< запишем уравнение (1) в следующем вице

767784

О Ð (l) 0

Ь

1 и эа. (ЬИМ О дд"и (il)

О ф (Ю-31) >о а> .1 ФФс4- Ж1-jд 3(о

40 а> аМ (з ) 1-)1) с Щ (-1 ЯЬ х

5=1 и

° sip (vt3-j3) Йди(хГig> . (2) где ops(sting,ñäÿôÈ) -абсолютные значения величин;(Ч(-)3) . 1 Ч (x т,„и1

sip(st -j))" (óô, -знаки тех же величин.

В уравнении (2) первый сомножитель (в фигурных скобках) определяет абсолютную величину 3 (1), а второй — ее знак, т.е. уравнение (2) распадается на два независимых уравнения (3)

Сйб Гil= П аЫ(Г1- jl) ЦМ (ХБР1, (4) н

51р зЯ = ПМр(ЗИ-jl) sip (ФЯ"

3=1 ю которые можно решать независимо.

Логарнфмируя уравнение (3), получаем линейное разностное уравнение относительно логарифмов

f и го

6nqbssg l = La СисА5ч -jl ь (5)

+ з иаЫхТ З которое решается с помощью, блока 5.:

Откуда

25 aÚ Ì 1=ЕКР 6Й abc s(> I (6)

Приняв произведения в уравнении (4) можно заменить суммой по модулю два, т,е. уравнение (4) принимает Вид

N,.е фи 3Б,1 = 3 М и (g5j-j3) + р1 (7) .+s

Уравнение (7) является линейным над полем

45 Gt= (2) разностным уравнением, решение кото рого находится с помощью ячеек 17 — 19 и сумматора по модулю два 20.

Рассмотрим работу устройства при записи начальных условий.

При этом коммуУтаторы 2, 14, 21 пропускают. сигналы с; входов блока 1 на выходы, В нервом такте производится запись начального условия (-1ч), которое из блока 1 задания, начальных условий через коммутатор. 2 поступает в блок 3, на первом выходе которого получаем ОЪЗ3 (-N3,а на втором Sip È×ÅÌ1

Сигнал аЪ3 (-.й1поступает в логарифмирующий преобразователь 4, с выхода которого

5 76778 сигнал бис bs 3 5-К1 через коммутатор 14 записывается в ячейку 6 памяти и поступает в потенцирующнй преобразователь 15. Сигнал а®s ч Г-м J с выхода лотенцирующего преобразователя 15 поступает.на первый вход знакового умножителя 16

С второго выхода блока 3 сигнал ь1Я ИЗ(143 через коммутатор 21 записывается в ячейку 17 памяти и поступает на второй вход знакового умножителя 16..В знаковом умножителе 16 происходит перемножение сигналов аЬ Ч С-Nl н ЬфиЧ (-И1 н результате чего на выходе устройства получаем сигнал

q q 111=аЬв С- й1 sign 3K-N3

1S . В каждом последующем такте работы устройства происходит синхронный сдвиг вправо информации в ячейках 6, 7, 8 памяти блока

13 и в ячейках 17 — 19, а в освобождающиеся, ячейки 6 и 17 производится запись других 20 начальных условий оИ аЪЬ Чг-(N-1)1,,Ь,аЪМ -(e-a)5,..., Ь1аЪВ St.-11И ЬУН (-(к- )), В1Я H .-(М-2).1,.-,61Я1чЗИ, соответственйо.

Таким образом, по истечении Я тактов работы, в ячейках 6 — 8 оказываются записаны ,. би ОЪВ э С-11,Ди аЪ63 С-21,...ДиаЪь1 -N1 а в ячейках 17 — 19-S1Q è Ч -1l,ß È Ч С-2 3.„

S gH a 1,-М .

После записи начальных условий происходит переключение коммутаторов 2, 14, 21, которые начинают пропускать сигналы с входов на вы- ходы. С И+1-ro такта начинается решение

35 уравнения (1).

Рассмотрим работу устройства в И+1-м такте.

Первое значение входного сигнала X L 11через комМутатор 2 проходит в блок 3, где проис». ходит выделение модуля его СГЪьХ(11и знака

81ЯИХ11.1 Сигнал аЪвХЭЗ логарифмируется в преобразователе 4; умножается на коэффициент Ъ в блоке 5 и поступает в сумматор 12. Туда же поступают сигналы CNOSS3$)1 л смЬВ g 5-2 1,,Ь оЪВ 3L-К3,умноженные в блоках 9 — 11 на коэффициенты а, °, Qg,s".О 1 соответственно. На выходе сумматора в соответствии с уравнением (5) получаем сигнал

50 г Ь ОЬВЧ 511 =а„В аЪ Ь З 1:Я+

+a ЬаЪвч -21+ -за Ь аЪьъ М+ .

+Ъ ЬчаЪв хР l который через коммутатор 14 поступает в потенцирующий преобразователь 15 и следую-,. щем такте записывается в освободившуюся в результате сдвига ячейку 6 памяти.

4 6

Сигнал abSSl13=-Åòð ЯИаЬЭ ЭМс блока

15 поступает в знаковый умножитель 16.

С блока 3 сигнал 5® ИХУ1 поступает в сумматор по модулю два 20. Туда же поступают сигналы яфп ЧР1фЯ %Я,.-,МЯ1 Ч Э 1.

В сумматоре 20 реализуется уравнение (7), в результате чего получаем бабич С11,которое через коммутатор 21 проходит в знаковый умножитель „16 и в следующем такте запись1вается в освободившуюся в результате сдвига ячейку 17 памяти. В знаковом умножителе 16. реализуется операция

И (<1=abs ч 11.SignЧ 613, причем

391= а оs g4$ ðå. Мр1 чЕ(1=с

-OSS3T. 11 й,1зм. 64Я и С11=<

Полученный на выходе блока, 16 сигнал . Щ является первым значением решения уравнения (1). В последующие такты работа устройства аналогичная.

Устройство обладает более широкими возмож. ностями по сравнению с прототипом и аналогами и позволяет. получать решения следующих классов разностных уравнений линейных над полем действительных чисел, линейных над полем bF (2) на выходе, нелинейных мультипликативных уравнений, Формула изобретения

Устройство для решенйя разностных уравнений, содержащее первую группу последовательно соединенных ячеек памяти, выходы которых через соответствующие блоки весовых коэффициентов подключены к группе входов сумматора, î f л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых уравнений, в устройство введены знаковый умножитель, коммутаторы, блок выделения модуля и знака сигнала, логарифмический преобразователь, блок весовых коэффициентов, потенцирующий преобразователь, вторая группа ячеек цамяти, сумматор по модулю два и блок задания начальных .условий, выход которого подключен к первому входу первого коммутатора, выход которого соединен со входом блока выделения модуля и знака сигнала, первый выход которого через логарифмический преобразователь цодключен к входу блока весовых коэффициентов, выход которого соединен со входом сумматора, выход которого подключен к первому входу второго коммутатора, выход которого через потенцирующий преоб. разоватеж соединен с первым входом знакового умцожителя, выход которого является выходом устройства, входы сумматора по моЖ уф Щук

2. 767784 Я дулю два подключены к выходам соответствую-, памяти первой группы, выход третьего коммущих ячеек памяти второй группы, соединенных татора соединен со вторым входом знакового между собой последовательно, вход первой умножителя, второй вход первого коммутаячейки памяти второй группы подключен к тора является входом устройства. выходу третьего коммутатора, входы которого соединены со вторым выходом блока выделе- Источники информации, ния модуля и знака сигнала и выходом сумма- принятые во внимание при экспертизе тора по модулю два соответственно, выход 1. Авторское свидетельство СССР Н 307404, логарифмического преобразователя соединен со кл. G 06 G F 15/32, 1969. вторым входом второго коммутатора, выход 1О, 2. Авторское свидетельство СССР У 219914, которого подключен к входу первой ячейки кл. 6 06 G 7/32, 1965 (прототип).

Составитель И. Дубинина

ТехРед H. Граб

Корректор С. Шекмар

Редактор И. ГрузоваТираж 751

ВНИИХИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5.т

Подписное

Заказ 7197/46

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4