Усилитель считывания

 

О П И С А Н И Е (п)942136

ИЗОБРЕТЕНИЯ

Союз Советскик

Соцналнстнческнк

Респубпнк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свил-ву (51)М. Кл.

G 11 С 7/00 (22) Заявлено 11.12.80 (21) 3218085/18-24 с прнсоеднненнем заявки РЙ (23) П риорнтет

Опубликовано 07.07.82. Бюллетень № 2-5

Дата опубликования описания 07.07.82 евеуааротеениый комитет

СССР ао делам изооретеиий н открытий (5З) УЙК681.327. .6(088.8) Q К. Сургуладзе, Б. В. Кушелев, В. П. Акопов и 3. К. Шавишвили (72) Авторы изобретения (71) Заявитель (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ

Изобретение относится к вычислительной технике и может быть применено в оперативных и постоянных магнитных зал оминанзцих устройствах (ЗУ) большого

»бьем а.

Известны усилители считывания (УС), содержащие многоканальный усилитель постоянного тока (УПТ) со схемами вы-. бора канала и стробирования, амплитудный селектор и выходной каскад 1) .

Недостаток усилителей - чувсевительность к сигналам только определенной полярности.

Наиболее близким к предлагаемому по технической сущности является усилитель считывания, имекаций схемное решение, обеспечивающее управляемую полярочувствительность, в котором стробируемый усилитель постоянного тока, состоящий из предварительного и оконеч- ао ного дифференциальных усилительных каскадов, причем одни выходы предваритель ных дифференциальных каскадов подклк чены к первому входу оконечного дифференциального каскада, другие — ко второму входу оконечного дифференциального «чскада, стробируемые входы предварительных дифференциальных каскадов подключены к соответствующим выходам узла выбора канала, один из входов которого подключен к выходу формирователя импульсов отбора и стробируемому входу оконечного дифференциального каскада, амплитудный селектор, инверторы и выходной каскад f2) .

Недостатком известного УС является большая потребляемая мощность.

Ilemь изобретения - уменьшение потребляемой схемной мощности и упрощение усилителя

Поставленная цель достигается тем, что в усилителе считывания, содержащем стробируемый импульс постоянного тока, состоящий из предварительных и оконечного дифференциальных усилительных каскадов, причем одни выходы предварительных дифференциальных «ас кадов подключены к первому входу оконечного з 9421 дифференциального каскада, другие — ко второму входу оконечного дифференциельного каскада, стробируемые входы предварительных дифференциальных каскадов подключены к соответствующим 5 выходам узла выбора канала, один из входов которого подключен к выходу формирователя импульсов строба и стробируемому входу оконечного дифференциального каскада, амплитудный селек- е тор, инверторы и выходной каскад, амплитудный селектор выполнен на транзисторах р-п-р типа с перекрестно соединенными базами и эмиттерами, общие точки соединения которых подключены к соответствующим выходам оконечного дифференциального каскада, коллекторы транзисторов подключены к соответствующим выходам инверторов и входам выходного каскада, выход которого является выходом усилителя.

На фиг. 1 представлена схема усилителя с управляемой полярочувствительностью; не фиг. 2 — схема реализации усили- теля считывания.

Усилитель считывания содержит двухканальный стробируемый усилитель 1 постоянного тока, состоящий из объединенных но выходу двух предварительных дифференциальных усилительных каскадов

2 с двумя парами симметричных входных сигнельных шин 3 и оконечного дифференциального усилительного каскада (ДУК)

4, выходные шины 5 и 6, которого под35 ключены к симметричному входу амплитудного селектора 7, выполненного на транзисторах 8 и 9 р-п-р типа с перекрестно включенньпж базовыми и эмиттерными выводами и одновременно выполняло ющего функции схемы разделения сигналов по полярности и каскада сдвига уровня между выходами оконечного дифференциального усилителя каскада 4 и входами

10 и 11 выходного каскада 12, выпол45 ненного на транзисторах 13 и 14, коллек. торы которых объединены и подключены к основному выходу 15 усилителя. Управление полярочу вствительностью усилителя считывания осуществляется с помощью инверторов 16 и 17, открытые коллектор- " ные выходы котовых непосредственно подключены ко входам 10 и ll соответственно выходного каскада 12, а на входы 18 и 19 подаются логические г сигналы управления полярочувствительностью. В усилитель введена;схема 20 выбора кенала, представляющая собой импульсно-потенциальный дешифратор, 36 4 не вход 2.1 которого подается потенциальный код адреса канала, импульсный вход 22 подключен к выходу 23 формирователя 24 стробирующего импульса, е выходы 25 соединены со стробируемыми входами предварительных дифференциальных усилительных каскадов 2. Стробирукщий импульс поступает не вход 26, е шина 27 является общей.

Усилитель работает следующим обрезом.

Й исходном состоянии на входе 26 стробирующий импульс отсутствует, не выходы 23 формирователя 24 стробирующего импульса установлен высокий запрещающий уровень напряжения и дифференциальные усилительные каскады 2, и 4 заперты. При этом ввиду отсутствия разности потенциалов между шинеми

5 и 6 транзисторы 8 и 9 амплитудного селектора 7 заперты, что приводит к выключению транзисторов 13 и 14 выходного каскада 12. На входах 18 и 19 установлен высокий потенциал, при кс тором инверторы 16 и 17 включены и шунтируют входы 10 и 11 выходного каскада 12. Таким образом, в исходном состоянии весь сигнальный тракт усилителя мощности не потребляет.

Рассмотрим работу устройства в цикле считывания информации для случая, когда схема усилителя чувствительна к такой полярности сигнала "1", при считывании которой на выходе оконечного каскада 4 потенциал шины 5 относительно шины 6 повышается.

Б начале цикла считывания подачей потенциального кода адреса на вход 21 осуществляется подготовка схемы 20 выбора каналов к включению соответствующего предварительного каскада 2.

Одновременно для обеспечения заданной полярочувствительности усилителя на входе 19 устанавливается низкий уровень напряжения, при котором инвертор 17 выключается, подготавливая тем самым вход 11 выходного каскада 12 к прохождению сигнала. В момент времени, благоприятный c,òî÷êè зрения временной селекции сигнале, на вход 26 подается стробирующий импульс, в течение действия которого не выходе 23 формирователя 24 стробирующего импульса уста. навливается низкий разрешающий уровень напряжения. При этом в линейный режим усиления переходят оконечный каскад 4 и один из предварительных каскадов 2, на стробируемый вход которого от схемы

20 выбора канала поступает низкий рез5 9421 решакщий уровень напряжения. В случае считывания сигнала "1", который поступает на входные шины 3 выбранного предварительного каскада 2, на выходе оконечного каскада 4 в момент стробирования появляется дифференциальный сигнал, которому соответствует повышение потенциала шины 5 и понижение потенциала шины 6 относительно некоторого положительного синфазного уровня, 10 что приводит к отпиранию транзистора 9 амплитудного селектора 7, в транзистор

8 остается выключенным, так как между его базой и эмиттером действует обратное запиракщее напряжение. Коллек- 5 торный ток транзистора 9 без ответвления в предварительно выключенный инвертор 17 поступает на вход 11 выходного каскада 12 и включает транзистор 14, обеспечивая тем самым установление напряжения логического 0" на выходной шине 15 УС. В случае считывания сигнала нуля на выходных шинах 5 и 6 оконечного ЛУК 4 появляется дифференциальный сигнал противоположной полярности, при котором отпирается .транзистор 8 амплитудного селектора 7, но так как практически весь его коллекторный ток ответвляется во включенный выход инвертора 16 и потенциал входной шины 10 остается низким, то отпирание транзистора 13 не происходит и выход УС остается в отключенном состоянии.

Переключение усилителя на противоположную полярочувствительность осуществляется выключением в цикле считывания инвертора 16 подачей на его вход 18 низкого логического уровня напряжения, а инвертор 17 остается включенным.

Технико-экономическая эффективность

40 предлагаемого изобретения заключается в уменьшении потребляемой мощности и связанном с ним уменьшением габари36 6 тов самого устройства и источников питания, что особенно ошутимо в многоразрядных запоминакщих устройствах.

Формула изобретения

Усилитель считывания, содержашнй стробируемый усилитель постоянного тока, состоящий из предварительных и оконечного дифференциальных усилительных каскадов, причем одни выходы предварительных дифференциальных каскадов подключены к первому входу оконечного дифференциального каскада, другие — ко второму входу оконечного дифференциального каскада, стробируемые входы предварительных дифференциальных каскадов подключены к соответствукщим выходам узла выбора канала, один из входов которого подключен к выходу формирователя импульсов строба и стробируемому входу оконечного дифференциального каскада, амплитудный селектор, инверторы и выходной каскад;, о т л и ч а ю— шийся тем, что, с целью уменьшения потребляемой мощности и упрощения усилителя, амплитудный селектор выполнен на транзисторах р-и-р типа с перекрестно соединенными базами и эмиттерами, общие точки соединения которых подклю- . чены к соответствукщим выходам оконечного дифференциального каскада, коллекторы транзисторов подключены к соответствукщим выходам инветоров и входам выходного каскада, выход которого является выходом усилителя считывания.

Источники информации, принятые -во внимание при экспертизе

1. -"Юо Dnt vated С1 с,о 1в se iсопдос1ог Data ibm s.беме А. %066.

Ьо огобег Se iconductor products,1975.

2. Каталог интегральных микросхем.

Часть 1 (цифровые). Бентральное кои» структорское бюро, 1980, с. 341-358 (прототип) .

942136

Составитель В. Гордонова

Редактор М. Голаковски Техред А.,Бабинец . Корректор Г. Решетник

Заказ 4851/45 Тираж 622 П одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул..Проектная, 4