Усилитель считывания

 

Союз Советсиик

Соцмапмстмчвсими

Ресиубп н

Оп ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i >951390 (61) Дополнительное к авт. свид-ву(22) Заявлено 30. 12.80 (21) 322818 /18-24 с присоединением заявки № (23) Приоритет (51)М. Кл.

G 11 С 7/00

3Ъеударстаанны6 комитат

СССР

«о данам нэоарвтвнкк н открытий

Опубликовано 15. 08. 82. Бюллетень № 30

Дата опубликования описания 17. 08. 82 (53) УДК681.327. .6(088.8) (72) Авторы изобретения

Э.P. Караханян и И.В. Чурилин

3

Московский институт электронного машиностроения

{7I ) Заявитель (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ

Изобретение относится к вычислиI тельной технике и может быть использовано для создания запоминающих уст ройств на МДП-транзисторах и ПЗС.

Известны уси мтели считывания, 5 предназначенные для считывания инфор" мации из накопителей запоминающих устройств, выполненных на однотранзисторных .запоминающих ячейках памяти на

МДП-транзисторах. Усилитель считыва- 1о ния, используемый в качестве адресной защелки и представляющий собой триггерную схему, информация на внутрен" ние информационные узлы которой задается входным транзистором, описан в литературе (1).

Недостаток схемы - малое быстродействие вследствие наличия дополнительного такта, необходимого для формирования напряжения на внутренних zo информационных узлах, и перезарядка больших емкостей внутренних информа" ционных узлов в процессе работы формирователя.

Наиболее близким к изобретению яв" ляется усилитель считывания, содержащий информационные транзисторы, сток первого из которых подключен к истоку транзистора заряда и затвору управляющего транзистора, сток второго информационного транзистора подключен к истому второго транзистора заряда и затвору второго. управляющего транзистора, истоки информационных транзисторов подключены к соответствующим числовым шинам, стоки и затворы транзисторов заряда подключены к первой тактовой шине, стоки управляющих транзисторов подключены к второй тактовой шине, исток первого управляющего транзистора соединен с истоком первого и затвором второго нагрузочных транзисторов, затвором второго информационного транзистора, исток второго управляющего транзистора ° соединен с истоком второго и затвором первого нагрузочных транзисторов, затвором первого информационного тран95139 зистора, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовые шины. Данный усилитель считывания обладает высокой чувствительностью, высоким быстродей- с т ви е м и малым пот ребле ни ем мощности 12).

Однако он работает от предваритель. ного разряда числовых шин, что ограничивает область его применения. о

Цель изобретения — расширение области применения усилителей считывания эа счет увеличения диапазона напряжений на его входах.

Цель достигается тем, что в усили- >s тель считывания, содержащий информацИ. рнные транзисторы, сток первого из ко" торых подключен к истоку первого транзистора заряда и затвору первого управляющего транзистора, сток второго ин- о формационного транзистора подключен к истоку второго транзистора заряда и затвору второго управляющего тран" эистора, стоки и затворы транэисто" ров заряда подключены к первой такто- вой шине, стоки управляющих транзисторов подключены к второй тактовой шине, исток первого управляющего транзистора соединен с истоком первого, затвором второго нагрузочных транзисторов, затвором второго информационного транзистора, исток второго управляющего транзистора соединен с истоком второго и затвором первого нагрузочных транзисторов, затвором первого ин"

35 формационного транзистора, истоки на" грузочных транзисторов подключены к шине нулевого потенциала, числовые шины, введены транзисторы разряда, затворы которых подключены к соответ4О ствующим числовым шинам, истоки - к шине нулевого потенциала, сток первого транзистора разряда подключен к истоку первого информационного транзистора и сток - к истоку второго инфор45 мационного транзистора, На фиг. 1. представлена схема усилителя считывания; на фиг. 2 - временная диаграмма его работы.

Усилитель считывания состоит из ин формационного транзистора 1, сток ко"

50 торого подключен к истоку первого транзистора 2 заряда и затвору первого управляющего транзистора 3, сток второго информационного транзистора 4

55 подключен к истоку второго транзисто" ра 5 и затвору второго управляющего транзистора 6, стоки и затворы транзисторов заряда подключены к первой

О 4 тактовой шине 7, стоки управляющих транэистбров подключены к второй тактовой шине 8, исток первого управляющего транзистора 3 соединен с истоком первого 9, затвором второго 10 нагрузочных транзисторов, затвором второго информационного транзистора 4; исток второго управляющего транзистора 6 соединен с истоком второго 10 и эа" твором первого 9 нагрузочных транзисторов, затвором первого информационного транзистора 1, сток первого транзистора разряда 11 подключен к истоку первого информационного транзистора 1, сток второго транзистора разряда 12 подключен к истоку второго информационного транзистора 4, затворы транзисторов 11 и 12 разряда подключены к соответствующим числовым шинам 13 и 14, истоки нагрузочных транзисторов 9 и !О и транзисторов 11 и 12 разряда подключены к шине нулевого потенциала. J Усилитель считывания работает следующим образом.

В исходном состоянии (до момента времени t4, фиг. 2) U>= Е. Напряже" ние на числовой шине 13 равно Ц„ а на шине 14 - И„, составляющее пол> сумму величин напряжений на числовой шине 13 при считывании логического

"О" и логической "1" (опорное напряжение). Транзисторы 3 и 6 открыты, а так как Ug = О, то транзисторы 9 и 10, 1 и 4 закрыты. С момента времени „U = О, à Ug " высокое. Напряжение.на узлах 4 и 2. возрастает и в момент времени с открываются информационные транзисторы 1 и 4. За счет разности сопротивлений транзисторов 11 и 12 разряда, разряд одного из узлов, например, о происходит быстрее, и напряжение в этом узле уменьшится до О, а в узле С1, за счет положительной обратной связи, останется высоким.

Введение в усилитель считывания транзисторов разряда обеспечивает работу усилителя от более широкого диапазона напряжений на его входе и уровня предварительного заряда, что в свою очередь обеспечивает расширение области применения усилителя считывания, Предложенная схема усилителя считывания расширяет область применения прототипа-усилителя считывания с исто" ковым повторителем и делает его схему уйиверсальной для создания ЗУПВ. В созданных на ее основе адресной эа95139

Формула изобретения щелки и промежуточном усилителе возможно использование преимуществ усилителя с истоковым повторителем - малая потребляемая мощность, высокое быстродействие, что обеспечивает снижение потребляемой мощности и увеличение быстродействия запоминающих приборов, в которых использованы эти схемы. о

Усилитель считывания, содержащий информационные транзисторы, сток первого из которых подключен к истоку первого транзистора заряда и затвору первого управляющего транзистора, сток второго информационного транзистора подключен к истоку второго транзисто- зо ра заряда и затвору второго управляющего транзистора, стоки и затворы транзисторов заряда подключены к первой тактовой шине, стоки управляющих транзисторов подключены ко второй так-25 товой шине, исток первого управляюще"

ro транзистора соединен с истоком первого, затвором второго нагрузочных транзисторов, затвором второго ин0 6 формационного транзистора, исток второго управляющего транзистора со" единен с истоком второго и затвором первого нагрузочных транзисторов, эатвором первого информационного транзистора, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовые шины, о т л ич а ю шийся тем, что, с целью расширения -области применения за счет увеличения диапазона напряжений на

его входах, он содержит транзисторы разряда, затворы которых подключены к соответствующим числовым шинам, истоки - к шине нулевого потенциала, сток первого транзистора разряда подключен к истоку первого информационного транзистора, и сток второго " к истоку второго информационного транзистора.

Источники информации, принятые во внимание при экспертизе

1. "Электроника", 1973, М 19, с. 44-51.

2. Авторское свидетельство CCCP по заявке Р 2784467/18-24, кл. С 11 С 7/00, 1979.

ВНИИПИ Заказ 5958/59

Тираж 622 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4