Устройство для управления приоритетом обращения

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<н960819 (61) Дополнительное к авт. свид-ву(22) Заявлено 2601,81 (21) 3266437/18-24 (g)j Кп 3

G 06 F 9/46 сприсоединениемзаявки №вЂ” (23) и

Государственный комитет

СССР но делам изобретений и открытий

Приор тет

Опубликовано 230982. Бюллетень ¹ 35

РЗ) УДК 681. 325 (088.8) Дата опубликования описания 230Я82 (72) Авторы изобретения

М.С. Белоконь, A.È. Дорофеев, O.Н. Михайл

l и И.М. Рыбин

Институт электронных управляющих машин (71) Заявитель (54) YCTPORCTBO ДЛЯ УПРАВЛЕНИЯ ПРИОРИТЕТОМ

ОБРАЩЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано в блоках обработки запросов обращений многоканальных, устройств, в частности устройств полупроводниковой памяти.

Известно устройство приоритета, содержащее логические элементы, одновибраторы, триггер и линии задержки (1)., Однако известное устройство имеет большой объем оборудования, низкое быстродействие и ограниченные функциональные возможности.

Наиболее близким к изобретению является арбитр обращений, примененный в микросхеме Intel - 3222.Известное устройство, предназначенное для управления приоритетом обращения к быстродействующей памяти, состоит из двух каналов обработки запроса и содержит четыре логических элемента И-НЕ и четыре логических элемента ИЛИ-НЕ Г23.

Необходимость наличия внешнего управляющего сигнала с жесткими временными параметрами является недостатком известного устройства. Кроме того, оно не может быть реализовано на стандартных логических микросхемах.

Другим недостатком устройства является ограниченность его функциональных возможностей, например, в части применения для обработки более чем двух запросов, а также для последовательно-параллельной обработки запросов и для изменения присвоения приоритета a определенные промежутки времени.

Целью изобретения является экономия оборудования, увеличение быстродействия и расширение функциональных возможностей устройства за счет обеспечения управления приоритетом обрабатываемых загросов.

Поставленная цель достигается . тем, что устройство, содержащее и каналов, каждый из которых содержит элемент И-НЕ, первый вход которого соединен с соответствующим входом запроса устройства, содержит элемент ИЛИ, а в каждом канале - элементы HE и И, причем выход элемента И-HE i-ro канала соединен через элемент НЕ i-ro канала с первым входом элемента И

i ãî канала и соединен с i-ми входами элементов И и И-HE aces остальных каналов, выход элемента И каждого канала соединен с соответствующим

960819 входом элемента ИЛИ, выход которого является выходом устройства.

Кроме того, устройство содержит элемент И, первый вход которого соединен с выходом элемента НЕ i-го канала, второй. вход элемента И соединен с входом сброса устройства и с соответствующими входами элементов

И-НЕ всех остальных каналов, выход элемента И соединен с соответствующим входом элемента И i-ro канала. 10

На чертеже изображено устройство . для управления приоритетом обращения;

Устройство содержит и входов

1.1, 1.2, ..., 1.п запросов, являющихся входами элементов И-НЕ 2,1, 2.2, ..., 2.п, выходы 3.1, 3.2,..., З.п которых соединены с входами элементов HE 4.1, 4.2, ..., 4.п, выходы 5.1, 5.2, ..., 5.п которых, в свою очередь, соединены с входами элементов И 6.1, 6.2,..., б.п. Выходы

7.1, 7.2, ...,.7.п последних соединены с входами. элемента ИЛИ 8, выход

9 которого является выходом устройства, а также элемент И 10 °

Устройство работает следующим образом.

При появлении высоких уровней (соответствующих наличию запросов) на произвольном числе входов 1.1, 1.П через промежуток времени, 30 определяемый скоростью переходных процессов в элементах И-HK 2.1, 2.п на их выходах устанавливается следующее состояние: один из выходов (для определенности 3i) находится 35 в состоянии низкого уровня, что соответствует разрешению прохождения запроса, а остальные (п-1) выходы

3.к, (xTi) остаются в состоянии высокоГо уровня, что соответствует 40 запрещению прохождения запроса. При

:этом на всех входах элемента И .б.i устанавливаются высокие уровни и на выходе формируется сигнал обращения, в то время как на одном иэ входов 45 (соединенном с выходом З.i) остальных элементов Иб.к (>cubi) устанавливается низкий уровнь, блокирующий их выходы 7.к (кФ i). Таким образом, на одном из выходов (7 i) формируется сигнал обращения, соответствующий разрешенному эаросу, в то время . как остальные выходы (7.к, к i) не изменяют своего состояния. Для удобствй работы используется элемент (ИЛИ 8, который при появлении íà его входе хотя бы одного сигнала обращения формирует сигнал на выходе 9, при этом выходы 7.1, ..., 7.п исполь-. зуются для определения номера разрешенного запроса. 60

Наличие элемента ИЛИ 8 не является обязательным и опеределяется требованиями удобства работы. Если следующий каскад, служащий нагрузкой устройства для управления приорите- 65 том обращения, является п-входовым, то в качестве выходных шин можно испольэовать непосредственно выходы

7.1, ..., 7.п.

Существенным требованием в некоторых применениях является необходимость гарантированного приоритета одного из сигналов обращения в течение определенного промежутка времени. Таким "естественным" промежутком времени для динамических микросхем памяти является, например, их время восстановления — промежуток в конце каждого цикла обращения, во время которого любое обращение к памяти должно быть запрещено. Данное устройство допускает расширение своих функциональных воэможностей в этом плане путем использования дополнительного элемента И 10 и внешнего управляющего сигнала "Сброс" .

При наличии на входе "Сброс"

l высокого уровня работы устройства не отличается принципиально от описанной. При появлении на входе

"Сброс" низкого уровня (например, на время восстановления микросхем памяти) все каналы обработки запросов блокируются. Однако, если все каналы. блокируются непосредственно на элементах И-НЕ 2, то один канал блокируется в середине тракта, на элементе И 10, не влияющем на работу элементов И-HE 2 остальных каналов.

Ассиметрия блокировки приводит к тому, что в течение действия сигнала

"Сброс" (низкий уровень) элемент

И-НЕ открыт для одного и закрыт для остальных каналов. Поэтому процесс по одному каналу в течение этого времени имеет приоритет. Очевидно, что такое устройство обеспечивает, например, гарантированную регулярную регенерацию информации в динамической памяти по одному каналу даже при наличии непрерывного запроса обращения ко второму каналу.

Таким образом, данное устройство требует минимальных затрат оборудования и может быть реализовано как на одном кристалле методами твердотельной технологии, так и на стандарт ных логических корпусах; позволяет получить максимальное быстродействие и не требует внешних управляющих сигналов с жесткими временными параметрами; одновременно обрабатывает любое число запросов; так как допускает простое расширение числа каналов обработки при увеличении числа входов логических элементов. Устройство легко допускает расширение функциональных возможностей как в части управления приоритетом обрабатываемнх запросов, так и в части построения иерархической системы последовательно-параллельной обработки запросов.

Это обеспечивается идентичностью

960819

5 е

Формула изобретения каналов обработки разных запросов и наличием развитой системы обратных связей, гарантирующих устойчивую работу каждого канала.

1. Устройство для управления приоритетом обращения, содержащее и каналов, каждый из которых содержит 10 элемент И-НЕ, первый вход которого. соединен с соответствука им входом запроса устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, увеличения 15 быстродействия, оно содержит элемент ИЛИ, а в каждом канале — элемен ты НЕ и Й, причем выход элемента

И-НЕ i-ro канала соединен через элемент НЕ i-го канала с первым входом элемента И t-го канала и соединен с i-ми входами элементов И и

И-НЕ всех остальных каналов, выход элемента И каждого канала соединен с соответствующим входом-элемента

ИЛИ, выход которого является выходом устройства.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения управления приоритетом обрабатываемых запросов, оно содержит элемент И, причем первый вход элемента И соединен с выхо-. дами элемента НЕ 1-го канала, второй вход элемента И соединен с входом сброса устройства и с соответствующими входами элементов И-HE всех остальных каналов, выход элемента И соединен с соответствующим входом элемента И i-ro канала.

Источники информации, принятые во внимание при экспертизе

1. Труды института электронных управляющих машин. Вып. 51. м., 1977, с. 62.

2. Меаогу Oesign Handlbook, Intel Corparatiоп, 1977, р. 11-5 (прототип)..

ВНИИПИ Заказ 7283/59

Тираж 731 Подписное

Филиал ППП "Патент", г. Ужгород, ул.Проектная,4