Устройство для сбора,кодирования,передачи и приема информации с исправлением ошибок

 

Союз Советских

Соцнапнстнчесинк

Республик

ОП ИСЛНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1()960898 (6I ) Дополнительное к авт. свид-ву (22) Заявлено! 3. 10. 80 (21) 2992318/18-24 (5 )Я. Кд. с присоедин кием заявки,М.

G 08 С 25/04

Веуаарстмиай комитет

СССР (23) ПриоритетОпубликовано 23. 09. 82. Бюллетень М 35

Il0 делаи нзабретеннй н открытий (53) УДК 6.21. 398

088.8

Дата опубликования описания 23 . 09 . 82

А. Д. Анищенко, Г. Э. Кучинский, В. К. К и В. С. Каханович (72) Авторы изобретения

Белорусский филиал Государственного науч исследовательского института им. Г.M.Êðæ (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ СБОРА, КОДИРОВАНИЯ, ПЕРЕДАЧИ

И ПРИЕМА ИНФОРМАЦИИ С ИСПРАВЛЕНИЕМ ОШИБОК

Изобретение относится к устройствам телемеханики и вычислительной техники и может быть использовано в аппаратуре передачи — приема и обработки информации в автоматизированных системах управления энергопотреблением промпредприятий, а также в других отраслях народного хозяйства, где требуется высокая достоверность . принимаемой информации, и конкретно тo может быть использовано в комплексе технических средств информационно-измерительной системы учета и контроля энергопотребления энергопотребителей ИИСЭ2, 15

При разработке системы ИИСЭ2 возникла задача передачи информации от счетчиков-датчиков в информационно-вычислительное устройство ИВУ ) системы по выделенным телефонным линиям связи, при этом расстояние между счетчиками-датчиками и ИВУ может достигать десятков километров, а в линиях связи наблюдаются значительные помехи, искажающие передаваемую информацию и снижающие ее достоверность.

Известно устройство, содержащее блок памяти, распределитель импульсов, блок управления, триггер и генератор импульсов 1 1).

Однако данное устройство имеет сложную конструкцию и низкую достоверность, поскольку в нем регистрируется не каждое изменение передаваемой информации, а лищь изменения в определенные промежутки времени.

Второе из указанных. устройств несколько проще, однако и в нем достоверность получаемой информации незначительна.

Известно многоканальное телеизмерительное устройство с уплотнением информации, осуществляющее передачу только тех параметров, которые к моменту передачи отличаются от ранее переданных значений на некоторую, за3 96 ранее заданную, величину, и содержа= щее коммутатор датчиков, аналого-цифровой преобразователь, элемент сравнения, оперативный запоминающий блок, программный блок, ключи передачи, блок передачи, канал связи, счетчик числа переданных слов, блок отсутствия информации, элемент ИЛИ и блок запоминания очередного адреса $2).

Недостатком данного устройства является наличие обратного канала связи и соответствующих блоков an"" паратуры, с помощью которых осуществляется передача и прием команды на повторение переданной информации в случае фиксации ошибки при ее приеме на приемной стороне, I что снижает скорость передачи информации, усложняет конструкцию и увеличивает материальные затраты при практической реализации, Наиболее близким по технической сущности к изобретению является устройство для приема, кодирования и передачи информации, содержащее на передающей стороне генератор, выход которого соединен с входом делителя частоты, формирователь импульсов, .формирователь контрольного разряда, элемент Гели, триггер, элементы НЕ и блок выходных усилителей, а на приемной стороне - триггер, дешифратор импульсов, а также блоки памяти, блок опроса, модулятор, регистр совпадения, переключатель $3).

Однако известное устройство обладает низкой скоростью передачи информации, не осуществляет автоматической коррекции принятой информации ,при наличии в последней ошибки, а также сложно при практической реализации, что снижает надежность работы всего устройства в целом.

Целью изобретения является повышение достоверности, помехозащищенности и быстродействия устройства.

Поставленная цель достигается тем, что на передающей стороне введены . преобразователь сигналов, коммутатор, буферный регистр, регистр записи и кодирования информации, регистр памяти, формирователь контрольного разряда, управляемый делитель частоты, элементы И, блок управления, переключатель, элементы ИЛИ, группа элементов ИЛИ, счетчик импульсов, деиифратор.импульсов, формирователь кода, усилитель, блок гальванической развязки, выход преобразователя сиго898 ф

4S

5$ налов подключен к первому входу ко мутатора, к второму входу которого подключен выход делителя частоты, выход коммутатора подключен к входу формирователя импульсов, выход кото" рого соединен с первым входом буферного регистра, первый выход которого подключен к входу блока управления, второй выход - к первому входу регистра записи и кодирования информации, выход которого соединен с входом формирователя контрольного разряда, выход которого подключен к первому входу, регистра памяти, выход регистра записи и кодирования информации подключен к первому входу первого элемента ИЛИ, выход которого соединен с входом усилителя, первый и второй выходы которого подключены соответственно к входам первого и второго блоков гальванической развязки, выходы которых сбединены соответственно с первым и вторым входами блока выходных усилителей, выходы которого соединены с линией связи, второй выход делителя частоты подключен соответственно к первым входам управляемого делителя частоты и первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого подключен к второму входу буферного регистра, выход управляемого делителя частоты подключен соответственно к вторым входам регистра записи и кодирования информации и регистра памяти и, соответственно,к первым входам счетчика импульсов и второго элемента И, выход которого соединен соответственно с вторыми входами счетчика импульсов, второго элемента ИЛИ и с первым входом переключателя, выход которого подключен соответственно к третьему входу буферного регистра и к первому входу формирователя кода, выход которого соединен с вторым входом первого элемента ИЛИ, выход счетчика импульсов соединен с входом дешифратора импульсов, выход которого подключен к первому входу триггера, выход которого соединен соответственно с третьими входами ре гистра записи и кодирования информации и регистра памяти, выход которого соединен с четвертым входом регистра записи и кодирования информации, второй выход дешифратора импульсов подключен к первому входу третьего элемента ИЛИ, выход которого че5 960898 рез элемент НЕ соединен с вторым вхо дом триггера, второй выход которого соединен с вторым входом формирователя кода, третий выход дешифратора импульсов соединен с вторым входом переключателя, четвертый выход дешифратора импульсов соединен с вторым входом вТорого элемента И, первый выход блока управления подключен соответственно с третьим входом блока выходных усилителей и переключа.теля,.второй выход блока управления соединен с входом группы элеме тов ИЛИ., первый выход которого подключен к второму входу третьего элемента ИЛИ, второй выход группы элементов ИЛИ подключен соответственно к второму входу управляемого делителя частоты и к входу второго элемента НЕ, выход которого соединен с вторым входом первого элемента И, на приемной стороне введен блок согласования, фильтр, блок гальванической развязки, блок сравнения, линейный усилитель, счетчик импульсов, элемент И, группа элементов И, формирователь стробов, переключатель, второй дешифратор импульсов, буферный регистр, сумматор, распределитель импульсов, блок контроля, группа элементов ИЛИ и делитель частоты, выход блока согласования через последовательно соединенные фильтр и блок гальванической развязки соединен с входом линейного усилителя, первый и второй выходы которого соединены соответственно с первым и вторым выходами блока сравнения, выход которого соответственно подключен к первым входам первого дешифратора импульсов, счетчика импульсов и элемента И, выход которого соединен с первым входом первой группы элементов И, выход которого подключен, соответственно, к первым входам блока контроля и буферного регистра и к входу группы элементов

ИЛИ, выход которого соединен с первым входом сумматора, выход которого соединен с первым входам второго дешифратора импульсов, выход которого подключен к второму входу буферного регистра, к третьему входу которого подсоединен выход блока контроля, выход счетчика импульсов подключен к второму входу первого дешифратора импульсов, первый и второй выходы которого подключены соответст венно с первым входом переключателя и с входом триггера, первыи выход которого соединен с вторым входом счетчика импульсов, второй выходсоответственно с вторым входом переключателя и элемента И, и к первому входу распределителя импульсов, выход которого соединен соответственно с вторым входом блока контроля и с входом формирователя стробов, 10 первый выход которого подключен соответственно к второму входу второго дешифратора импульсов и третьему н- входу переключателя, второй выход фор. мирователя стробов подключен к вто!

5 рому входу сумматора, третий выход— к четвертому входу переключателя, выход которого подключен к первому выходу устройства и к первому входу второй группы элементов И, выход коу0 торого подключен к второму выходу устройства, выход буферного регистра соединен с вторым входом второй группы элемента И, второй выход распределителя импульсов подключен к второ"

2g му входу первой группы элементов И, выход делителя частоты подключен к второму входу распределителя импульсов, первый и второй выходы блока согласования соединены с линией связи.

Устройство также содержит блок гальванической развязки, состоящий из оптрона, резисторов, транзистора, стабилитрона и источника питания, катод фототиристора оптрона соединен с первым выводом первого резис- . тора и катодом стабилитрона, анод которого подключен к базе транзистора, эмиттер которого соединен с первым выводом второго резистора и с выходом блока гальванической раз" вязки, анод фототиристора оптрона соединен с положительным полюсом источника питания и коллектором транзистора, вторые выводы первого и

4S второго резисторов подключены к отрицательному полюсу источника питания, На фиг. 1 представлена блок-схема передающей части устройства; на

50 фиг. 2 - блок-схема приемной части.

Устройство содержит преобразователь 1 сигналов, коммутатор 2, формирователь 3 импульсов, буферный регистр 4, регистр 5 записи и кодирова. ния информации, формирователь 6 контрольного разряда, регистр 7 памяти, делитель частоты 8, блок 9 управления, управляемый делитель частоты 1). первый элемент И ll, второй элемент ИЛИ 12, генератор 13 импульсов, второй элемент НЕ 14, переключатель 15, группа элементов ИЛИ

16, триггер 17, счетчик 18 импульсов, дешифратор 19 импульсов, второй элемент И 20, третий элемент ИЛИ 21, первый элемент НЕ 22, первый элемент ИЛИ 23, предварительный усилитель 24, блоки 25 и 26 гальванической развязки, блок 27 выходных уси- 1î лителей, линию связи 28, блок 29 согласования, фильтр 30, блок 31 гальванической развязки, блок 32 сравнения, линейный усилитель 33, счетчик ,34 импульсов, первый дешифратор 35 1 импульсов, триггер 36, элемент И 37, формирователь 38 стробов, переключатель 39, вторую группу элементов И 40, второй дешифратор 41 импульсов, бу" ферный регистр 42, блок 43 контроля, рр вторую группу элементов И 44, сумматор 45, распределитель 46 импульсов, группу элементов ИЛИ 47, делитель 48 частоты, формирователь 49 кода. Блок 25 содержит оптрон 50 д стабилитрон 51, резисторы 52 и 53, транзистор 54 и источник питания(не показан) .

Преобразователи 1 сигналов представляют собой трехфазные электросчетчики, например, типов САЗУ-И687 или СР4У-И689, с частотным выходом, которые радиально, посредством линий связи, подключены к входам коммутатора 2 и предназначены для выдачи

1 35 информации о потреблении электроэнергии предприятием.

Коммутатор 2 предназначен для организации режимов работы устройства и согласования линий связи, кофЦ торыми подключены счетчики-датчики к входам устройства. В состав блока входят субблоки подстройки и индика" ции, переключатели и измерительное устройство, например, типа И4206, Блоком задаются или стартстопный ре45 жим работы, или режим самоконтроля.

В первом случае входной является информация, поступающая от счетчиков- датчиков, т.е. устройство работает на передачу, во втором-- устройство вырабатывает сигналы, имитирующие работу счетчиков-датчиков и позволяет осуществлять подстройку основных блоков и судить о их работоспособности. Измерительное устройство позволяет при согласовании линий связи со входами устройства уста— навеивать необходимое значение тока в г иниях связи. Субблок индикации позволяет осуществлять визуальный кон троль поступающей на вход устройства информации и состоит из светодиодов, например, типа АЛ102Б. При необходимости субблок индикации может быть отключен. Формирователь 3 .импульсов состоит из фильтра и триггеров Ымитта и предназначен для формирования прямоугольных импульсов, необходимых для нормального функционирования интегральных схем, например, серии К155 из несинусоидальных колебаний, поступающих из линий связи, а также для защиты информационных входов устройства от помех, Буферный регистр 4 выполняет функции приема и распределения поступающей информации, а также ее хранения в течение времени обработки,,т.е. когда она кодируется.. В состав блока входят регистры сдвига, ключи, триг" геры и отдельные логические цепи, Информация на вход блока поступает асинхронно, при этом сигналом для занесения информации в регистр является наличие ее на любом из входов блока„ Занесение осуществляется после окончания входного информационного импульса. При появлении информации хотя бы в одной ячейке регистра последний вырабатывает сигналы, поступающие в блок 9 управления, который, в своа очередь, переводит устройство в режим передачи. Информация s буферном регистре объединяется в группы по два байта, причем выдача на кодирование осуществляется по байту и каждый байт кодируется

1 отдельно. При передаче ка>ндая группа имеет свой синхроимпульс. Выдача групп информации на кодирование осуществляется последовательно, начиная с младшей>по сигналам переключателя 15. Переданная на кодирование информация стирается и на ее место может быть записана новая, которая может поступить в течение времени передачи, при этом поступившая информация будет выдаваться на кодирование в следующем цикле пере-. дачи.

Регистр 5 записи и кодирования информации выполняет функцию хранения в течение времени кодирования предназначенной для кодирования информации и является реверсивным.

Занесение информации в регистр осу96089 ществляется параллельно, а выдача = последовательно, Формирователь 6 контрольного разряда предназначен для повышения достоверности передаваемой информации и осуществляет кодирование riocледней в модифицированном коде Хэм.-: минга, при этом вырабатываются четыре контрольных разряда согласно выражениям. 1О

Кl =P3 1 P5+ Pj+ Р9+ Pll; .К2 Р3 Ф Р6 + Р7 + Р10 + Рl l;

К4 =P5 + Р6 + P7 + Р12;

К8 =Р9 + Р10 + Pl 1 + Р12; где. знак "плюс" означает суммирова- 15 ние по модулю два;

Кl, К2, К4 и К8 — первый, второй третий и четвертый соответственно контрольные разряды

P - номера разрядов информации в 20

1 немодифицированном коде Хэм" мянга, когда номера разрядов, кратные степени 2, т.е. позиции 1, 2, 4, 8, 16 ...., предназначены для контрольных сим- g5 волов.

В данном случае передается информация, начиная с младших разрядов, .после чего аналогично следуют конт-. рольные разряды, позволяюцие на прием ной стороне определить искажение пе, редаваемой информации, т.е. ошибку, и исправить ее. В состав блока входят элементы ИСКЛЮЧАЮЦЕЕ ИЛИ, выполняющие роль сумматоров по модулю два.

Регистр 7 памяти является реверсив35 ным и предназначен для хранения закодированной,информации. Делитель 8 час тоты вырабатывает сигналы, которые поступают в коммутатор 2 и предназначены для имитации работы счетчи-.

40 ков-датчиков. На вход блока поступает опорная частота, вырабатываемая генератором 13 импульсов. В состав блока входят счетчики и триггеры.

Блок 9 управления осуществляет

45 обработку сигналов, поступающих избуферного регистра 4 при наличии информации, и переключает передающий полукомплект из ждущего режима работы в режим передачи. По сигналу блока 9 управления блок 27 выходных усилителей подключает к выходу устройства линию 28 связи, отключая с ее зажимов нулевой потенциал, который запирал приемный полукомплект, запрещая поступление каких-либо помех на вход последнего при отсутствии передаваемой информации, что по8 10 вышает надежность функционирования всего устройства в целом, Управляемый делитель 10 частоты функционирует только во время кодирования и передачи информации и предназначен для формирования тактовой частоты. В состав делителя 10 входят счетчики и триггеры.. .Элементй l l И и 12 ИЛИ предназначены для организации работы буферного регистра 4. Генератор 13 функционирует постоянно и предназначен для формирования ста" бильной опорной частоты. В состав генератора входят кварцевый задаю-. ций автогенератор и счетчики. Элемент

14 НЕ управляет работой элемента

11 И. Переключатель 15 предназначен для организации режимов работы буферного регистра 4 и состоит из счетчика и дешифратора. Группа 16 элементов-ИЛИ согласно сигналам, поступающим от блока 9 управления, осуществляет управление делителем 10 и элементами 14 и 21. Триггер 17 предназначен для отработки сигнала синхроимпульса, а также для организации режимов работы регистра записи и кодирования информации 5 и регистра 7 памяти. Счетчик 18, дешифратор

19, второй элемент И 20, третий элемент ИЛИ 21, элемент НЕ 22 и форми" рователь 49 образуют формирователь длительности синхроимпульса. Функционирует формирователь длительности синхроимпульса следующим образом.

Как только в буферный регистр 4 поступает информация, блок 9 управления разрешает работу всего передаю" щего полукомплекта и с выхода управляемого делителя 10 частоты начинают поступать импульсы тактовой частоты.

Импульсы тактовой частоты, поступают на счетный вход счетчика 18, а также в регистры 5 и 7. Первый же импульс, поступивший в счетчик 18 и расшифрованный дешифратором 19, переводит триггер 17 в состояние логической единицы. При этом триггер 17 разрешает параллел ьную запись информации в регистрах 5 и 7, т.е. начинается процесс кодирования. Одновременно начинается отсчет длительности =инхроимпульса. По сигналу переключателя

15 формирователь 49 кода формирует соответствующий код, который через элемент 23 ИЛИ.поступает в усилитель 24 предварительного усиления и,: далее, в линию 28 связи. Девятый импульс с выхода счетчика 18 через geг вляют гальваническую развязку передающего полукомплекта и линии связи, что повышает помехозацищенность.

В состав блоков входят оптрон 50, транзистор 54 стабилитрон 51, резисторы 52 и 53, источник питания (не показан) .

Блок 27 выходных усилителей формирует двухполярный сигнал, который поступает в линию связи. Параметры выходных сигналов блока определяются скоростью передаваемой информации.

Блок 27 осуществляет также коммутации линии 28 связи. 11оследняя соединяет между собой передающий и приемный полукомплекты устройства. Блок

29 согласования осуществляет согласование параметров. линии связи со входом приемного полукомплекта °

Фильтр 30 пропускает на вход приемного полукомплекта сигналы, следующие с частотой передаваемой информации, повышая тем самым помехозащищенность устройства. Блок 31 гальванической развязки осуществляет гальваническую развязку линии связи и приемного полукомплекта. Блок 32 сравнения осуществляет -обработку двухполярных импульсов поступающей ийформации и при соответствии положительного и отрицательного импульсов разрешает дальнейшее прохождение информации, осуществляя защиту приемного полукомплекта от проникновения ложной информации, что повышает надежность устройства в целом.

Линейный усилитель 33 преобразует амплитуду сигналов, поступающих из блока 31, до уровня, необходимого для нормального функционирования логических интегральных схем.

Счетчик 34, первый дешифратор 35 и триггер 36 образуют селектор длительности синхроимпульса, который функционирует следуюцим образом.

Принимаемая информация из блока 32 равнения поступает на входы счетчика 34, дешифратора 35 и элемента

37 И, который исходно находится в закрытом состоянии. Счетчик 34 определяет длительность синхроимпульса путем заполнения его импульсами тактовой частоты. Если длительность синхроимпульса соответствует заданной, в данном случае восьми тактам, то счетчик 34 через первый дешифратор 35 переводит триггер 36 в состояние логической единицы, разрешая тем самым работу элемента

11 96089 шифратор 19 и элементы 21 и 22 переводит триггер 17 в исходное состояние. При этом оканчивается формирование синхроимпульса, длительность которого в данном случае равна восьми 5 импульсам тактовой частоты, и регистры 5 и 7 переводятся в режим сдвига.

Информация из регистра 7 памяти поступает в регистр 5 записи и кодирования информации, и через элемент

23 ИЛИ -.в усилитель 24.

Выдача информации осуществляется в следующем порядке. Сначала следует байт собственно передаваемой информации, далее контрольные символы и служебный такт, который передается отсутствием сигнала. Во время служебного такта, который является по счету тринадцатым, осуществляется анализ принятой информации в прием- 2р ном полукомплекте на наличие ошибок и их коррекции. Служебный такт предназначен также для самоконтроля приемного полукомплекта при наличии сигнала во время служебного такта в 25 приемном комплекте осуществляется стирание принятой информации из буферного регистра 42 и комплект переходит в ждущий режим, таким образом осуществляется защита от сбоев пере- Зр дающего полукомплекта. Кроме того, во время служебного такта в передаю" щем комплекте осуцествляется подготовка к занесению в регистр 5 следующей группы из буферного регистра 4

35 при наличии последней. Тридцать пя тым импульсом, поступающим из дешифратора 19, что означает конец передачи информации данной группы, счет" чик 18 посредством элемента И 20 устанавливается в исходное, нулевое, состояние, а в регистр 4 посредством элемента ИЛИ 12 разрешается занесение новой порции информации вместо переданной. Если новая информация от45 сутствует и в других группах регистра 4 также не было информации, то передающий полукомплект переводится в ждущий режим. В противном случае переключатель 15 разрешает работу со следующей группой информации, и цикл передачи повторяется.

Усилитель 24 осуществляет преобразование сигналов, поступающих с выхода интегральных схем устройства, а также их инвертирование. Прямой и инверсный сигналы поступают в блоки

25 и 26 соответственно. Блоки 26 и

25 гальванической развязки осущест898

13 960

И 37. При этом разрешается дальнейшее прохождение информации на дешифровку. Если длительность синхроимпульса не соответствует заданной, то приемный полукомплект отключается.

Дешифратор 35 согласно коду, поступающему в течение синхроимпульса, определяет номер передаваемой группы информации и выдает соответствующие сигналы переключателю 39. Селектор длительности синхроимпульса осуществляет также синфазирование передающего и приемного полукомплектов, при этом допускается расхождение длительности тактовых импульсов до 40 .

Элемент И 37 выполняет функциюключа, коммутирующего вход приемного полукомплекта. Формирователь 38 осуществляет тактирование отдельных блоков полукомплекта и состоит из счетчиков, дешифраторов и логических элементов. Переключатель 39 определяет принадлежность принятой информации определенной группе и управляет выдачей информации. Группа 40 элементов И предназначена для выдачи принятой информации на выход устройства. Дешифратор 41 осуществляет оп.ределение номера разряда, в котором произошло искажение информации. Буферный регистр 42 предназначен для хранения принятой информации до момента ее выдачи на выход устройства, а также для исправления возможной ошибки по сигналам дешифратора 41.

Блок 43 контроля осуществляет контроль за служебным тактом. При его отличии от заданного принятая информация стирается как ложная. Группа 44 элементов И осуществляет распределение поступающей информациивыделение информационных и контрольных разрядов. Сумматор 45 по модулю два накапливающего типа предназначен для обработки поступающей информации с целью обнаружения номера возможного искаженного разряда. Сумматор 45 функционирует согласно выражениям

1= Pl + P2 + P4 + P5 + P7 + P9;

2= Рl + Р3 + Р4 + Рб.+ Р7 + Р10;

3= Р2 + Р3 + Р4 + P8 + Pll;

4= Р5 + Рб + PS + Р12, где знак "плюс" означает суммирование по модулю два

1... 4 - номера проверок.

Из полученных проверок дешифратор

41 определяет код искаженного разряда в виде 4 3 2 1. Сумматор 45 состоит из регистра и элементов ИСКЛОЧАЮЦЕЕ ИЛИ.

Распределитель 46 импульсов осуществляет синхронную работу блоков

5 приемного полукомплекта и состоит из реверсивного регистра сдвига. Группа 47 элементов ИЛИ предназначена для организации ввода информации в . сумматор 45. Делитель 48 осуществляет синхронизацию приемного полукомплекта и абонентов принятой информации.

Формирователь 49 кода формирует синхроимпульс в соответствии с номером передаваемой группы информации.

8 состав блока входят счетчик и дешифратор.

Принцип действия передающего и приемного полукомплектов устройства

20 заключается в следующем.

Цикл передачи. Генератор 13 постоянно вырабатывает импульсы опорной частоты, которые поступают на вход делителя 8 частоты. С первого выхода делителя 8 частоты импульсы поступают в блок коммутации, а со второго — на соответствующие входы управляемого делителя 10 частоты и элемента 11 И. При этом, если от пре"

30 образователей 1 сигналов в буферный регистр 4 не поступило ни одного информационного сигнала, т.е. в буферном регистре 4 нет информации, то блок 9 управления, в соответствии с сигналами буферного регистра 4; запрещает работу блона 27 выходных усилителей и переключателя 15, а также вырабатывает сигналы, поступающие на входы группы 16 элементов

ИЛИ. Блок 27 выходных усилителей отключает свои выходы от линии 28 связи, а к обоим входам линии 28 связи подключает нулевой потенциал, запрещая тем самым работу приемного полукомплекта. При этом исключается проникновение какого-либо рода помех из линии 28 связи в приемный полу" комплект, что повышает помехозащищенность. Группа 16 элементов ИЛИ вырабатывает импульсы, которые через элемент 21 ИЛИ и элемент 22 НЕ поступают на вход "Установка в "0" триггера 17, запрещая тем самым его работу, а также запрещает работу управляемого делителя 10 частоты, а через

55 . элемент 14 НЕ разрешает работу элемента 11 И. При этом импульсы с выхода делителя 8 через элемент 11 И и элемент t2 ИЛИ поступают в буфер15 960 ный регистр 4, где ими осуществляет" ся опрос ячеек регистра на наличие информации.

Как только хотя бы в одной из ячеек буферного регистра 4 появится информация, блок 9 управления переводит устройство а режим передачи. При этом блок 27 выходных усилителей подключает к своим выходам линию 28 связи, разрешается работа переключателя

15 групп, а группа 16 элементов. ИЛИ посредством элементов 21 ИЛИ и 22 HE разрешает работу триггера 17 и посредством элемента 14 НЕ запрещает работу элемента 11 И, Одновременно груп па 1Ь элементов ИЛИ разрешает работу делителя 10. В буферный регистр

4 прекращается поступление импульсов опроса, а тактовые импульсы с выхода управляемого делителя 10 начинают поступать в регистры 5 и 7, а также на входы счетчика 18 и элемента .".

20 И. По сигналу переключателя 15 групп с буферного регистра 4 разрешается выдача первого байта первой группы информации на кодирование.

Первый же тактовый импульс, поступивший а счетчик 18 через дешифратор 19 устанавливает триггер 17 в состояние логической единицы, при этом регистры 5 и 7 переводятся в режим параллельного занесения ин" формации. Одновременно начинается отработка синхроимпульса: сигнал со второго выхода триггера 17 разрешает работу формирователя 49 кода. По сигналу переключателя 15 формирователь

49 кода вырабатывает соответствующий код, который с выходом блока через элемент 23 ИЛИ поступает в усилитель 24 и, далее, через блоки 25 и 26, а также блок 27 выходных усилителей, а линию 28 связи, Первым же тактовым импульсом, поступившим с выхода делителя 10, информация с выходов буферного регистра 4 параллельно заносится в регистр 5, с выходов же регистра 5 информация через формирователь 6 параллельно заносится в регистр 7. Таким образом, в регистре 5 окажется первый байт первой группы подлежащей передаче ин,формации, а в регистре 7 " контрольные разряды представляющие зако" дированную модифицированным кодом

Хэммйнга информацию первого байта первой группы. Следующим тактовым импульсом аналогично заносится и .кодируется второй байт первой груп898 16 пы информации. Последующие же тактовые импульсы лишь подтверждают занесение информации иэ буферного регистра 4 в регистр 5 и,, далее,,из регистра 5 в регистр 7. Одновремен- . но счетчик 18 осуществляет подсчет тактовых импульсов, в линию 28 связи поступает синхронно каждому такто. вому импульсу соответствующий раз1в ряд кода группы. Девятый тактовый импуЬьс, поступивший в счетчик 18, через дешифратор 19, элементы 21 ИЛИ и 22 НЕ, переводит триггер 17 в исходное состояние. При этом запреща-фз ется работа формирователя 49, оканчивается синхроимпульс, а регистры

5 и 7 переключаются в режим сдвига.

Следующими тактовыми импульсами начи" нается последовательная выдача инфор"

3р мации в линию 28 связи, которая осуществляется следующим образом. В данном случае регистры 5 и 7 образуют регистр сдвига, состоящий из двух последовательно включенных регистров.

33 Контрольные разряды последовательно из регистра 7 кода поступают на вход регистра 5, с выхода регистра 5 через элемент 23 ИЛИ - в усилитель.24 и, далее, как описано выше. После син3> хроимпульса передается первый байт информации первой группы, затем соответствующие ему контрольные разряды, далее следует служебный такт, который не несет информации как;тако35 вой и в течение которого в приемном полукомплекте осуществляется анализ принятой информации на наличие ошибки, и при необходимости, исправление последней, а в передающем комп40 лекте переключатель 15 подготавливает к занесению в регистр. 5 следующей группы из буферного регистра 4 при наличии последней, а также разрешает формирователю 49 сформировать код следующей группы. Кроме того, в

4$ приемном полукомплекте служебный такт анализируется, при отличии его от заданного принятая информация счита". ется ложной и стирается. После служебного такта передается второй байт о информации с соответствующими контрольными разрядами и следующий служебный такт, Таким образом, цикл передачи одной группы осуществляется в течение 34-х тактовых импульсов.

33 35-ым тактовым импульсом счетчик 18; устанавливается в исходное, нулевое, состояние, переключатель, 15 переводится а состояние, соответствующее

17 960898 выдаче второй группы информации, одновременно 35-ый тактовый импульс через элемент 20 И и элемент 12 ИЛИ поступает в буферный регистр 4, где осуществляет последовательный опрог ячеек оставшихся, не переданных, групп информации. При отсутствии информации блок 9 управления переводит устройство в ждущий, ранее описанный, режим. Если в буферном ре — 10 гистре 4 была информация в непереданных группах, то описанный процесс передачи повторяется. При этом, например, если во второй группе информации не окажется, то опрашивается 15 и передается третья группа и так да лее, вплоть до последней группы информации. Таким образом, формат цикла передачи определяется наличием информации в определенных группах. В щ отличие от последовательного опроса и передачи всех групп информации подобный режим сокращает время передачи и позволяет использовать линию связи с большей нагрузкой.. 25

Выходные блоки передающего комплекта функционируют следующим образом. С выхода элемента 23 ИЛИ ин-формация поступает на вход усилителя 24, который осуществляет разделение входного сигнала на прямой и инверсный, а также преобразует амплитуду сигналов информации до уровня, необходимого для нормального функционирования блоков 25 и 26, на

35 входы которых соответственно поступают прямой и инверсный информационные сигналы, Блоки гальванической развязки осуществляют гальваническую развязку передающего полукомплек40 ,та и линии 28 связи, повышая помехозащищенность устройства, С выходов оптронных блоков информация поступает в блок 27 выходных усилите" лей, далее в линию 28 связи. Блок

27 выходных усилителей доводит ампли„45 туду информационных сигналов до определенного уровня, определяемого скоростью передаваемой информации.

Например, при скорости передачи

200 Бод амплитуда сигнала на входе линии связи 28 должна соответствовать 10 В. В линию 28 связи поступает двухполярный сигнал: прямым ин формационным сигналом соответствует положительный уровень, а инверснымотрицательный. Блок 27 выходных усилителей коммутирует также линию 28 связи.

18

Цикл приема информации заключается в следующем.

Посредством блока 29 согласования осуществляется согласование параметров линии 28 связи со входом приемного полукомплекта. Сигналы с линии 28 связи через блок 29 согласования поступают на вход фильтра

30, который пропускает лишь сигналы, следующие с частотой передаваемой информации, сигналы с другими частотами фильтром 30 демпфируются. Таким образом, повышается помехозащищенность устройства. С выхода фильтра 30 информация поступает на вход блока 31, который осуществляет гальваническую развязку линии связи с приемным. полукомплектом и, далее на вход линейного усилителя 33, вы" ходы которого соединены с входами блока 32 сравнения. С выходов усилителя 33 поступают прямой и инверсный информационные сигналы, соответствующие положительным и отрицательным сигналам, поступающим из линии связи. Элемент ИЛИ 23 преобразует амплитуду информационных сигналов до уровня, необходимого для нормального функционирования интегральных схем. Блок 32 сравнения осуществляет анализ прямого и инверсного информационных сигналов, длительность ко" торых должна быть равна. В противном случае блок 32 запрещает дальнейшее прохождение информации. С выхода блока 32 признаков информация посту" пает на входы счетчика 34, первого дешифратора 35 и элемент И 37, работа которого запрещена триггером 36, Счетчик 34 определяет длительность синхроимпульса, а дешифратор 35 определяет код принимаемой группы информации. После окончания синхроимпульса счетчик 34 выдает сигнал дешифратору 35, который, в свою очередь, переводит триггер 36 в состоя" ние логической единицы и выдает сигналы переключателю39., Триггер 36 запрещает дальнейшую работу счетчика 34, разрешает работу элемента 37 И и распределителя 46 импульсов; а также разрешает прием переключателю 39

f сигналов дешифратора 35. С выхода зле мента 37 И информация поступает на входы группы 44 элементов И, работа которой синхронизирована распределителем 46 импульсов. С выходов группы 44 элементов И информация поступает в буферный регистр 42 и через

Формула изобретения

19 96089 группу 47 элементов ИЛИ - на входы сумматора 45 по модулю два накапливающего типа. Таким образом, в буферном регистре 42 будет записан байт принимаемой информации, а в сумматоре 45 - сумма по модулю два соответствующих разрядов принимаемой информации. Дешифратор 41 осуществляет расшифровку кода, поступающего с выхода сумматора 45, Если ин- 1о формация не искажена, то дешифратор

41 не вырабатывает никаких сигналов.

В противном случае в течение служебного такта, который определяется рас пределителем 46 импульсов, формиро" ватель 38 стробов выдает сигнал, cor" ласно которому осуществляется коррекция информации в буферном регистре 42, Кроме того, формирователь 38 осуществляет синхронную работу все" 2в го приемного комплекта. Блок 43 по сигналу распределителя 46 импульсов анализирует состав служебного такта.

Если,-служебный такт отличается от заданного, то информация из буферного регистра 42 стирается, в противном случае переключатель 39 разрешает работу группы 40 элементов

И и информация с буферного регистра

42 поступает к абоненту. Переключатель 39 выдает также номер принимаемой группы информации. Аналогично осуществляется прием и выдача второго байта информации данной группы.

Для синхронной работы абонента и приемного полукомплекта последние

3S синхронизируются посредством делителя

48, который выдает сигналы распределителю 46 импульсов.

В режиме самоконтроля на вход ком-„ ов мутатора 2 поступают импульсы с выхода делителя 8 частоты. При этом можно имитировать работу всех кана" лов одновременно или в любом их сочетании. В данном случае .известно, )5 какая информация должна появиться на выходе .приемного полукомплекта.

Таким образом, .можно контролировать функционирование работы всего устройства в целом.

Экономический эффект, получаемый .при использовании предложенного уст.ройства„ заключается в том, что повышается достоверность передаваемой информации, которая в данном случае является коммерческой и выражается в денежном измерении; повышается помехозащищенность устройства, автоматизирован процесс исправления воз8 20 можного искажения информации, а также уменьшается время загрузки линии связи вследствие переменного

Формата цикла сообщений.

1.Устройство для сбора,кодирования, передачи и приема информации с исправлением ошибок, содержащее на передающей стороне генератор, выход которого соединен с входом делителя частоты, формирователь импульсов, элемент ИЛИ, триггер, элементы HE и блок выходных усилителей,а на приемной стороне - триггер, дешифратор импульсов линию связи, о т л и ч аю щ е е с я тем, что, с целью повышения достоверности, помехозащищенности и быстродействия устройства, в него введены на передающей стороне преобразователь сигналов, коммутатор, буферный регистр, регистр записи и кодирования, информации, регистр памяти, формирователь контрольного разряда, управляемый делитель частоты, элементы И, блок управления, переключатель, элементы ИЛИ, группа элементов ИЛИ, счетчик импульсов, дешифратор импульсов, формирователь кода, усилитель, блок гальванической развязки, выход преобразователя сигналов подключен к первому входу коммутатора, к второму входу которого подключен выход делителя частоты, выход коммутатора подключен к входу формирователя импульсов, выход которого соединен с первым входом буферного регистра, первый выход которого подключен к входу блока управления, второй выход - к первому входу регистра записи и кодирования информации, выход которого соединен с входом1 формирователя контрольного разряда, выход которого подключен к первому входу регистра памяти, выход регистра записи и кодирования информации подключен к первому входу первого. элемента ИЛИ, выход которого соединен с входом усилителя, первый и второй выходы которого подключены соответственно к входам первого ивторого блоков гальванической развязки, выходы которых соединены соответственно с первым и вторым входамй блока выходных усилителей, выходы которого соединены с линией связи, второй выход делителя частоты

960898

10

2S

21

C подключен соответственно к первым входам управляемого делителя частоты и первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого подключен к второму входу буферного регистра, выход управляемого делителя частоты подключен соответственно к вторым входам регистра записи и кодирования информации и регистра памяти и, соответственно, к первым входам счетчика импульсов и второго элемента И, выход которого соединен, соответственно, с вторыми входами счетчика импульсов, второго элемента ИЛИ и с первым входом переключателя, вы-. ход которого подключен соответственно к третьему входу буферного регистра и к первому входу формирователя . кода, выход которого соединен с вторым входом первого элемента ИЛИ, выход счетчика импульсов соединен с входом дешифратора импульсов, выход которого подключен к первому входу триггера, выход которого соединен соответственно с третьими входами Регистра записи и кодирования информаций и регистра памяти, выход которот-о соединен с четвертым входом регистра записи и кодирования информации, второй выход дешифратора импульсов подключен к первому входу третьего элемента ИЛИ, выход которого через элемент НЕ соединен с вторым входом триггера, второй выход которого соединен с вторым входом формирователя кода, третий выход дешифратора импульсов соединен с вторым входом переключателя, четвертый выход дешифратора импульсов соединен с вторым входом второго элемента И, первый вывод блока управления подключен соответственно к третьим входам блока выходных усилителей и переключателя, второй выход блока управления соединен с входом группы элементов ИЛИ, первый выход которого подключен к второму входу третьего элемента ИЛИ, второй выход группы элементов ИЛИ подключен соответственно к второму входу управляемого делителя частоты и к входу второго элемента НЕ, выход которого соединен с вторым входом первого элемента И, на приемной стороне введены блок согласования, фильтр, блок гальванической развязки, блок сравнения, линейный усилитель, счетчик импульсов, элемент И, группа элементов И,. формирователь стробов, переключатель, второй дешифратор импульсов, буферный регистр, сумматор, распределитель импульсов, блок контроля, группа элементов ИЛИ и делитель частоты, выход блока согласования через последовательно соединенные фильтр и блок гальванической развязки соединен с вторым входом линейного усилителя, первый и второй выходы которого соединены соответственно с первым и вторым выходами блока сравнения, выход которого соответственно подключен к первым входам первого дешифратора импульсов и счетчиka -импульсов и элемента И, выход которого соединен с первым входом первой группы элементов И, выход которого подключен, соответственно, к первым входам блока контроля и буферного регистра и к входу группы элементов

ИЛИ, выход которого соединен с первым входом сумматора, выход которого соединен с первым входом второго дешифратора импульсов, выход которого подключен к второму входу буферного регистра, к третьему входу которого подсоединен выход блока контроля, выход счетчика импульсов подключен к второму входу первого дешифратора импульсов, первый и второй выходы которого соединены соответственно с первым входом переключателя и с входом триггера, первый выход которого соединен с вторым входом счетчика импульсов, второй выход - соответственно с вторым входом переклю-. чателя и элемента И и с первым входом распределителя импульсов, выход которого соединен соответственно с вто-! I рым входом блока контроля и с вхо" дом формирователя стробов, первый выход которого подключен, соответственно, к второму входу дешифратора импульсов и третьему входу переключателя, второй выход формирователя стробов подключен к второму входу сумматора, третий выход — к четвертому входу переключателя, выход которого . подключен к первому выходу устройст.ва и к первому входу второй группы элементов И, выход которого подключен к второму выходу устройства, выход буферного регистра соединен с вторым входом второй группы элеменSS ,та И,второй выход распределителя импульсов подключен к второму входу первой группы элементов И, выход де,лителя частоты подключен к второму

23 960898 24 входу распределителя импульсов, пер- тиристора оптрона соединен с половый и второй выходы блока согласо- жительным полюсом источника питания вания соединены с линией связи. и коллектором транзистора, вторые

2, Устройство по п.t, о т л и - выводы первого и второго резисторов ч а ю щ е е с я тем, что блок <»t g подключены к отрицательному полюсу ванической развязки содержит оптрон источника питания. резисторы, транзистор, стабилитрон Источники информации, и источник питания, катод ФототиРис принятые во внимание при экспертизе тора оптрона соединен с первым вы- 1. Авторское свидетельство СССР водом первого резистора и катодом о У 402034, кл. С 08 С 19/28, 1971. стабилитрона, анод которого подклю- 2 ° Авторское свидетельство СССР чен к базе транзистора, эмиттер ко- И 259659, кл. G 08 С 19/16, 1968. торого соединен с первым выводом вто 3. Авторское свидетельство СССР рого резистора и с выходом блока и 596998, кл. G 08 С 19/28, 1973 гальванической развязки, анод фото- д (прототип).

960898

Фиа2

Составитель Т. Барская

Редактор П. Коссей Техред M.Тепер Корректор-И. Демчик

Заказ 7291/63 Тираж 642 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,- Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4