Устройство для контроля знаний обучаемых

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик >976469 (61) Дополнительное к авт. свид-ву(22) Заявлено 20.05. 81 (21) 3289487!18-24 с присоединением заявки ¹ (23)Приоритет

Опубликовано 23 . 1 1. 82 . Бюллетень № 43

Дата опубликования описания 23 . 1 1. 82 (Sl)M. Кл.

С ОЭ О 7/07

Ркударотвсннай комитет

СССР ао делам изобретений н открытий (53) УДК681.3. . 071 (088. 8) В. Г. Слипченко, В. И. Корнейчук, В.Н. Сороко, О; В в Журавлев и .С, И, Рожков (72) Авторы изобретения

Киевский ордена Ленина политехнический.: институт им. 50-летия Великой Октябрьской социалистической революции (71) Заявитель (54 ) УСТРОйСтВО ДЛЯ КонтрОЛЯ ЗНАНИЙ

ОБУЧАЕИ6!Х

15

Изобретение относится к автомати- ке и вычислительной технике, в частности к системам и устройствам для обучения и контроля знаний, и может быть использовано для программированного контроля знаний по различным дисциплинам.

Известно устройство, содержащее блок ввода ответов, соединенный с узлом сравнения, блок памяти, генератор, распределитель, коммутатор, табло предъявления и табло оценок 1 1), Однако данное устройство имеет низкую точность контроля знаний, ограниченные дидактические возможности и низкую скорость контроля.

Известно также устройство, содержащее элементы памяти ответов

20 учащихся и эталонных ответов, схемы сравнения, счетчики количества вводов птветов и эталона, триггер опроса t, 2 1, Устройство позволяет повысить точность контроля, однако не позволяет контролировать конструируемый ответ и имеет низкую скорость контроля.

Наиболее близким к изобретению является устройство, содержащее пульты учащихся, подключенные к блоку памяти, пульт преподавателя, формирователь управляющих сигналов, содержащий генератор, дешифратор, и три счетчика, блок оценки, блок вывода информации, блок определения максимального числа ошибок, блок совпадвниа, коммутатор сигналов ошибок(31

Устройство позволяет повысить скорость формирования оценок для всей группы обучаемых за счет одновременного анализа регистров ошибок всех обучаемых.

Однако данное устройство обладает недостаточным быстродействием, так как проверка ответов обучаемых

97646 возможна только после заполнения всех регистров ошибок и окончании опроса. Кроме того, оно не позволяет управлять темпом работы обучаемого.

Цель изобретения - повышение быстродействия устройства за счет организации мупьтиплексного режима посимвольного контроля результатов решения контрольных заданий, а также адаптация к темпу работы обучаемых.

1О

Поставленная цель достигается тем, что в устройство, содержащее пульты обучаемых, коммутатор, последовательно соединенные пульт преподавателя и блок памяти и последовательно включенные формирователь сигналов оценки и блок вывода учебной информации, введены последовательно соединенные сдвигающий регистр и блок элементов И, последовательно включенные распределитель импульсов, и формирователь импульсов, а также блок счетчиков, выход которого соединен с входом формирователя сигналов оценки, первый вход - с вторым входом пульта преподавателя, а второй вход - с выходом коммутатора. вход которого подключен к выходам блока элементов И соединенным с втоУ

4 рым входом блока памяти, первым входом распределителя импульсов и первход блока элементов И подключен через сдвигающий регистр к второму вы35 ходу распределителя импульсов, а второй вход — непосредственно к выходам пультов обучаемых, выход блока памяти соединен с вторым входом формирователя импульсов, первый выход которого подключен к вторым входам пуль" тов обучаемых, а второй выход — к второму входу распределителя импульсов, третьи входы пультов обучаемых соединены с первым выходом распределителя импульсов, причем распределитель импульсов содержит последова4О

45 тельно включенные первый элемент ИЛИ, первый триггер и первый и второй элементы И, а также генератор тактовых импульсов, выход которого соединен с вторыми входами первого и второго элементов И, выходы которых являются соответственно первым и вторым выходами распределителя, входы первого элемента ИЛИ являются первым входом распределителя, второй вход, первого триггера является вторым входом расS5 выми входами пультов обучаемых, первый

9 4 пределителя, формирователь импульсов содержит последовательно включенныа второй элемент ИЛИ, первый регистр и первый узел сравнения, в также первый счетчик, вход которого является первым входом формирователя, первый выход является вторым выходом формирователя и соединен с вторым входом первого регистра, а второй выход соединен с вторым входом перaoro узла сравнения, выход которого является первым выходом формирователя, вход второго элемента ИЛИ является вторым входом формирователя, а пульт обучаемого содержит последовательно соединенные третий элемент

И, второй счетчик, второй узел сравнения, четвертый элемент И, третий элемент ИЛИ, второй триггер, блок ввода ответов и второй регистр, выход которого соединен с вторым sxoдом второго узла сравнения, а также пятый элемент И, первый и второй входы которого являются соответственно первым и вторым входами пульта, а выход соединен с вторым входом четвертого элемента И, второй вход третьего элемента И подключен к второму выходу второго счетчика, выход блока ввода ответов соединен с вторым входом второго триггера, второй выход которого является выходом пульта, первый и второй входы третьего элемента И являются первым и третьим входами пульта соответственно.

На фиг. 1 приведена структурная схема устройства; на фиг, 2 - пример формирования импульса правильного ответа.

Устройство содержит пульт 1 преподавателя, связанный с блоком 2 памяти и блоком 3 счетчиков, выходы которого подключены к формирователю

4 сигналов оценки, подсоединенному к блоку 5 вывода учебной информации.

Входы блока 3 через коммутатор б подключены к выходу элемента И 7, связанного через элемент Я ИЛИ с нулевым входом триггера 9 (готовности}, единичный вход которого как и регистр 10 (символа) связан с .блоком

11 ввода ответов, выход которого подсоединен к инверсному выходу триггера 9, подключенного прямым выходом к блоку 12 элементов И, выходы которого соединены с блоком 2, коммутатором 6, первыми входами элементов .И 13 и 14, а через элемент ИЛИ 155 9764 с единичным входом триггера 16 (управления), нулевым входом подключенного к счетчику 17 (правильного ответа), связанного этим же входом с регистром 18 (символа), а параллельным - с узлом 19 сравнения, выходом подключенного к вторым входам всех элементов 14, подсоединенных к элементу 7, а другим входом - к регистру 18, связанному через элемент ИЛИ 20 >В с выходами блока 2.

Инверсный выход триггера 16 подключен к элементу И 21, а прямойк элементу И 22, к другому входу которых подсоединен генератор 23 так- 1> товых импульсов, причем выход weмента 21 подсоединен к сдвигаещему регистру 24, подключенному выходами к элементам И блока 12, а выход элемента 22 связан со счетчиком 17 и вторыми входами элементов 13, выходы которых подключены к счетчикам 25 (тактов),одни выходы которых подсоединены к элементам 8, а другие - к узлу 26 сравнения, выходом связанному с элементом 7, а входом — с регистром 10.

Элементы 7, 8, 13 и 14, блок ll, регистр 10, триггер 9, счетчик 25 и узел 26 объединены в пульт 27 обу- ЭВ чаемого ° Элементы 15, 21 и 22 и триггер 16 представляют собой распределитель 28 импульсов, счетчик 17, регистр 18, узел 19 и элемент 20 объеди.нены в формирователь 29 импульсов. зз устройство для контроля знаний обучаемых работает следующим образом, С пульта 1 в блок 2 заносятся коды эталонных ответов, а каждая ячей- 40 ка этого блока содержит код одной цифры результата или одного символа конструируемого ответа. Кроме того,, с пульта 1 поступает сигнал на соответствующий счетчик блока 3, устанав- ливаещий такой коэффициент пересчета, при котором поступление, например на

i-й счетчик k„ --сигналов правильного ответа, вызвало бы появление на выходе 1-ro счетчика сигнала переноса, означающего, что весь ответ введен

i-м обучаемым верно.

В начальный момент времени триггер

16 находится в нулевом состоянии, что обеспечивает поступление тактоБ вых импульсов с генератора 23 через элемент 21 на сдвигающий вход регистра .24, в котором единица разреаает

69 6 поочередно прохождение сигнала через элементы И блока 12, на другие входы которых поступает сигналы готовности от пультов 27.

Если i-й обучаемый выполнил тестовую задачу, то он с помощью блока 11 вводит очередной элемент своего ответа (цифру, код символа контр. ответа), Введенный код запоминается в регистре 10 и переводит триггер 9 в состояние, запрещающее ввод очередного символа, причем сигнал готовности к обслуживанию, снимаемый с прямого выхода триггера 10, поступает на i-й элемент И блока 12. В момент появления в 1-ом разряде регистра

24 единичного потенциала этот сигнал готовности адресует соответствующий регистр в блоке 2, чем обеспечивает сдвиг содержимого очередной ячейки регистра через элемент 20 в регистр 18, также сигнал через элемент

15 устанавливает триггер 16 в состояние, разрешающее прохождение тактовых импульсов через элемент 22, и запрещающее - через элемент 21.

Таким образом, единица в регист" ре 24 зафиксирована и q выхода i-го элемента И блока 12 сигнал раэрешения поступает на элементы 13 и 14

i-го пульта 27, С выхода элемента

22 тактовая серия из десяти импульсов (фиг. 2), что регламентируется счетчиком 17, поступает через элемент

13 на вход счетчика 25 1-го пульта 27.

Коды, формируемые при этом на счетчике 17 и счетчике 25, сравнива! ются на совпадение соответственно в узлах 19 и 26 с кодами в регистрах

18 и 10, В момент сравнения узел 19 выдает сигнал, соответствующий по времени k-му сигналу тактовой серии, где k - число соответствующее эталону даHHoго символа и хранится в регистре 18 (на фиг, 2 пример для формирования k=5) . Этот сигнал по" ступает через открытый элемент 14 на элемент 7, где анализируется, произощло ли íà k-ом такте, совпадение в узле 26, Если совпадение произощло, то сигнал с элемента 7, означающий, что введен верный элемент ответа, поступает через коммутатор 6 в i-й счетчик блока 3, а также через элемент

8 - на сброс триггера 9. Если же совпадения нет, т,е. обучаемый ввел .неверный символ, то после 10-го

976469 такта с выхода счетчика 25 через элемент 8 на триггер 9 поступит сигнал сброса, разрешающий обучаемому дальнейшую работу, В этот же момент сигнал переполнения со счетчика 17 c6po-!S ,сит триггер 16 и регистр 18, чем обеспечится подключение следующего пул ьта 27.

Таким образом будет производится посимвольный опрос обучаемых.

По мере выполнения обучаемыми заданий формирователь 4 будет оценивать состояние счетчиков блока 3 и

I формировать результаты контроля знании для вывода с помощью блока 5.

Устройство обеспечивает адаптацию к уровню работы обучаемого, создавая при этом равные возможности для всей группы (так как опрашиваются в,е пульTb1 последовательно).

Однако обучаемые, работающие с повышенной скоростью, будут чаще представлять свои результаты для контроля и быстрее закончат выполнение задания.

По сравнению с известным повышено быстродействие устройства, обеспечивающее сравнение с эталоном в процессе ввода ответа, т.е. исключается > режим проверки задания каждого обучаемого, что позволяет сократить вре,мя обработки результата ответа для успешно работающего обучаемого более чем в 2 раза. формула изобретения

1, Устройство для контроля знаний обучаемых, содержащее пульты обучаемых, коммутатор, последовательно соединенные пульт преподавателя и блок памяти и последовательно включенные формирователь сигналов оценки и блок вывода учебной информации, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены последова" тельно соеди,ненные сдвигающий регистр и блок элементов И, последова" тельно включенные распределитель импульсов и формирователь импульсов, а также блок счетчиков, выход которого соединен с входом формирователя сигналов оценки, первый вход - с втоSS рым выкодом пульта преподавателя, а второй вход - с выходом коммутатора, вход которого подключен к выходам блока элементов И, соединенным с вторым входом блока памяти, первым входом распределителя импульсов и первыми входами пультов обучаемых, первый вход блока элементов И подключен через сдвигающий регистр к второму выходу распределителя импульсов, а второй вход непосредственно к выходам пультов обучаемых, выход блока памяти соединен с вторым входом формирователя импульсов, первый выход которого подключен к вторым входам пультов обучаемых, а второй выход - к второму входу распределителя импульсов, третьи входы пультов обучаемых соединены с первым выходом распределителя импульсов.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что в нем распределитель импульсов содержит последовательно включенные первый элемент ИЛИ, первый триггер и первый и второй элементы И, а также генератор тактовых импульсов, выход которого соединен с вторыми входами первого и второго элементов И, выходы которых являются соответственно первым и вторым выходами распределителя, входы первого элемента ИЛИ являются первым входом распределителя, второй вход первого триггера является вторым входом распределителя.

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что в нем формирователь импульсов содержит последовательно включенные второй эле" мент ИЛИ, первый регистр и первый узел сравнения, а также первый счетчик, вход которого является первым входом формирователя, первый выход является вторым выходом формирователя и соединен с вторым входом первого регистра, а второй выход соединен с вторым входом первого узла сравнения, выход которого является первым выходом формирователя, вход второго элемента ИЛИ является вторым входом формирователя.

4, Устройство по и. 1, о т л и ч а ю щ е е с я тем, что в нем пульт обучаемого содержит последовательно соединенные третий элемент И, второй счетчик, второй узел сравнения, четвертый элемент И, третий элемент

ИЛИ, второй триггер, блок авода ответов и второй регистр, выход которого соединен с вторым входом второго узла сравнения, а также пятый

9 976469 10 элемент И, первый и второй входы ко- ются первым и третьим входами пульторого являются соответственно пер- та соответственно. вым и BTopblM входами пульта, а выход Источники информации, соединен с вторым входом четвертого принятые во внимание при экспертизе элемента И, второй вход третьего эле- 5 1. Авторское свидетельство ГССР мента И подключен к второму выходу 4 456294, кл. G 09 В 7/00, 1975 ° второго счетчика, выход блока ввода 2. Авторское свидетельство СССР ответов соединен с вторым входом вто- У 613361, кл. Я 09 8 7/07, 1978 ° рого триггера, второй выход которого 3, Авторское свидетельство СССР является выходом пульта, первый и вто- о У 742446, кл. 4 09 В 7/07, 1980 рой входы третьего элемента И явля- (прототип), 976469

Составитель A.Êàðëîâ

Редактор С,Патрушева Техред А.Бабинец Корректор М. Коста аказ 9009 77 ирам 72 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Х-35, Раушская наб., д. 4/5 филиал П П Патент, r. жгород, ул. Проектная,