Сигнатурный анализатор для контроля цифровых блоков

 

ОПИСАпИЕ

ИЗО РЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соаетскик

Социалистических

Республик (22) Заявлено 02.09 ° 81(21) 3333871/18-21 (5т) М. КП.З (61) Дополнительное к авт. свид-вуС 06 F 15/46 с присоединением заявки М(23) ПриоритетГосударственный комитет

СССР ио делам изобретений и открытий

РЗ) УДК 681.326 (088.8) Опубликовано 070383- Бюллетень Мо. 9

Дата опубликования описания 070383 (72) Авторы изобретения Б.И. Николаев и Е.З Храпко (71) Заявитель (54 ) СИГНАТУРНЫЙ АНАЛИЗАТОР ДЛЯ КОНТРОЛЯ

ЦИФРОВЫХ БЛОКОВ

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля цифровых блоков радиоэлектронной аппаратуры.

Известно устройство контроля многовыходных цифровых узлов, содержащее генератор тестовых наборов, свертку по модулю два, регистр сдвига, сумматор по модулю два,,индикатор и по числу выходных каналов регистры сдвига с сумматором по модулю два в цепи обратной связи 1 j.

Недостатком такого устройства является аппаратурная сложность и связанная с этим низкая надежность

его работы.

Наиболее близким к изобретению техническим решением является сигнатурный анализатор для контроля цифровых блоков, содержаший блок управления, соединенный своим первым выхедом через эадатчик тестов с входами контролируемого блока, вторым и третьим выходами соответственно с первым и вторым входами блока сжатня информации, блок питания, контактный зонд и индикатор сигнатуры f 2g.

Недостатком известного сигнатурного анализатора является низкая достоверность контроля вследсдвие того, 5 что в момент получения сигнатуры может иметь место нарушение контакта между зондом и контролируемой, точкой блока. Это приводит к искажению значения снимаемой сигнатуры в данной точке и принятию неправильного.решения о годности блока.

Цель изобретения — повышение достоверности контроля.

Поставленная цель достигается тем, что В сигнатурный анализатор для контроля цифровых блоков, содержащий блок управления, соединенный первым входом через задатчик тестов с входами контролируемого блока, 20 вторым и третьим выходами соответственно с первым и вторым входами блока сжатия информации, блок питания, контактный зонд, соединенный входом с выходом контролируемого блока, и первый индикатор, введены первый и второй резисторы, первый и второй дифференциальные усилители, первый и второй элементы .И,второй индикатор, .триггер и буферный регистр, соединенный выходом с входом первого индикатора, первым входом — с выходом

1003099 блока сжатия информации, вторым входом — c выходом первого элемента И, первый вход которого соединен с четвертым выходом блока управления, второй вход — с выходом триггера, соединенного первым входом с вторым входом блока сжатия информации, вторым входом - с входом второго индикатора и выходом второго элемента И, первый .вход которого соединен с выходом первого дифференциального усили- 10 теля, второй вход — с третьим входом блока сжатия информации и выходом . второго дифференциального усилителя, соединенного первым входом с первым выходом блока питания, вторым входом- 5 с первым входом второго дифференциального усилителя, выходом зонда и первыми выводами первого и второго резисторов, второй вход первого дифференциального усилителя соединен с вторым выходом блока питания, третий и четвертый выходы которого соединены соответственно с вторыми выводами первого и второго резисторов.

На фиг. 1 приведена блок-схема сигнатурного анализатора для контроля цифровых блоков, на фиг.. 2 - блоксхема сжатия информации., на фиг. 3 пример реализации блока управления.

Сигнатурный анализатор для контроля цифровых блоков 1 содержит блок

2 управления, задатчик тестов 3, блок

4 сжатия информации, блок 5 питания, контактный зонд 6, первый индикатор

7, первый 8 и второй 9 резисторы, 35. первый 10 и второй 11 дифференциальные усилители, первый 12 и второй

13 элементы И, второй индикатор 14, триггер 15 и буферный регистр 16 °

Блок 4 сжатия информации представ- 4ц ляет собой сдвигающий регистр 17, охваченный кольцом обратной связи через элемент 18 сложения по модулю два, Блок 2 управления, состоящий из 45 генератора 19, элемента И 20, триггера 21, счетчика 22, дешифратора 23, элемента ИЛИ 24, кнопок 25 и 26, синхронизирует работу всего устройства, вырабатывая сигналы "Начало", 5О

"Сдвиг", "Конец" и "Адрес".

Задатчик тестов 3, представляющий собой блок постоянной памяти, по адресу, задаваемому блоком 2 управления, выдает на контролируемый блок у

1 последовательность контрольных тестов.

Контактный зонд 6 осуществляет подключение контрольных точек цифрового блока 1 через второй дифференциальный усилитель 11 к входу блока

4 сжатия информации.

Триггер 15 и элемент И 12 вырабатывают сигнал вывода сигнатуры из блока 4 сжатия информации в буферный 65 регистр 16, состояния которого индици. руются на индикаторе 7.

Первый 8 и второй 9 резисторы, подключенные соответственно к выводам "Корпус" и "+5 B" блока 5 питания, выбраны таким образом, что в их общей точке возникает запрещенный потенциал около +1,5 В в случае, если отсутствует контакт между зондом 6 и контрольной точкой блока 1.

В случае наличия контакта в общей точке резисторов 8 и 9 присутствуют сигналы логического "0" (0,4 В) или логической "1" (Ъ2,4 В).

Первый 10 и второй 11 дифферен- циальные усилители и второй элемент

И 13 осуществляют измерение потенциала в контрольной точке, которая подключается через зонд 6 на первый (отрицательный ) вход первого 10 дифференциального усилителя и второй (положительный ) вход второго 11 диф» ференциального усилителя. На второй (положительный) вход первого 10 дифференциального усилителя подается с блока 5 питания верхнее опорное напряжение +2,4 В, а на первый (отрицательный ) вход второго 11 дифференциального усилителя подается нижнее опорное напряжение +0,4 В с блока 5 питания.

Индикатор 14 фиксирует на своем табло отсутствие контакта.

Устройство работает следующим образом.

По нажатию кнопки 25 триггер 21 блока управления 2 устанавливается в положение, которое блокирует поступление импульсов с генератора 19 через элемент И 20 на счетчик 22, который устанавливается в исходное состояние. По нажатию кнопки 26 "Пуск" триггер 21 открывает элемент 20 И и импульсы с генератора 19 поступают на счетчик 22. Дешифратором 23 вырабатываются командные импульсы "Начало" и "Конец", а между ними элемент

ИЛИ 24 вырабатывает серию импульсов сдвига, поступающих на блок 4 сжатия информации. Счетчик,22 вырабатывает адрес, .поступающий на задатчик тестов 3.

По сигналу "Начало" блока 2 управления блок 4 сжатия информации сбрасывается в исходное состояние,а триггер 15 устанавливается в положение,. открывающее вентиль И 12. Задатчик тестов 3 в соответствии с адресами из блока управления 2 вычет на кон-, тролируемый блок 1 последовательно один элементарный тест за другим.

Последовательность логических сигналов ("0" -0,4 В и "1" Ъ 2,4 В) через зонд 6 поступает на входы дифференциальных усилителей 10 и 11.

При наличии контакта между зондом 6 и контролируемой точкой блока 1 первый 8 и второй 9 резисторы не меняют

1003099 потенциалов логических "0" и "1" на входе дифференциальных усилителей

10 и 11. При "0"на входах усилителей на выходе первого 10 усилителя присутствует "1", на выходе второго 11 усилителя — "0", при "1" на входе усилителей на выходе первого

10 усилителя — "0", на выходе второго 11 усилителя — "1". На выходе элемента И 13 сигнал всегда равен "0" и индикатор 14 показывает наличие 10 контакта, а вентиль И 12 открыт триггером 15.

Последовательность нулей и единиц . в контролируемой точке блока 1 повторяется на выходе второго дифферен- )5 циального усилителя 11 и поступает на вход блока 4 сжатия информации, куда записывается по сигналам "Сдвиг" с блока 2 управления.

По сигналу "Конец" с блока 2 управления, проходящего через открытый вентиль И 12, осуществляется перепись информации из блока 4 сжатия информации в буферный регистр 16 и индикация ее на индикаторе 7 сигнатуры.

Если за время между сигналами "На" чало" и "Конец"произошло нарушение контакта между зондом б и контролируемой точкой блока 1, в точке между первым 8 и вторым 9 резисторами устанавливается запрещенный потенциал

+1,5 В. В результате на выходах обоих усилителей 10 и 11 присутствует одновременно уровень "1". На выходе .элемента И 13 возникает сигнал "1", который устанавливает триггер 15 в 35 положение, блокирующее элемент H 12.

Индикатор 14 показывает отсутствие контакта. Возникающий затем сигнал

"Конец" не проходит через элемент И

12 и не выводит информацию из блока 4g

4 в регистр 16 °

Таким образом, запись в буферный регистр 16 осуществляется только в том случае, если за время снятия сигнатуры между. сигналами "Начало" и "Конец" не появлялся сигнал отсутствия контакта с элемента И 13.

Введение первого 8 и второго 9 резисторов, первого 10 и второго 11 дифференциальных усилителей, первого 12 и второго 13 элементов И, индикатора 14, триггера 15 и буферного регистра 16 позволяет повысить достоверность контроля за счет непрерыв ного анализа наличия контакта между зондом и контролируемой точкой блока 55 и исключает возможность искам.ния сигнаруты в процессе ее съема.

Формула изобретения

Сигнатурный анализатор для контроля цифровых блоков, содержащий блок управления, соединенный первым входом через задатчик тестов с входами контролируемого блока, вторым и третьим выходами соответственно с первым и вторым входами блока сжатия информации, блок питания, контактный зонд, соединенный входом с выходом контролируемого блока, и первый индикатор, отличающийся тем, что, с целью повышения достоверности контроля, в него введены первый и второй резисторы, первый и второй дифференциальные усилители, первый и второй элементы И, второй индикатор, триггер и буферйый регистр, соединенный выходом с входом первого индикатора, первым входом с выходом блока сжатия информации, вторым входом с выходом первого элемента И, первый вход которого соединен с четвертым выходом блока управлЕния, второй

-вход — с выходом триггера, соединенного первым входом с вторым входом блока сжатия информации, вторым вхо" дом с входом второго индикатора и выходом второго элемента И, первый вход которого соединен с выходом первого дифференциального усилителя, второй вход — с третьим входом блока сжатия информации и выходом второго дифференциального усилителя, соединенного первым входом с первым выходом блока питания, вторым входом с первым входом второго дифференциального усилителя, с выходом зонда и с первыми выводами первого и второго резисторов, второй вход первого дифференциального -„силителя соединен с вторым выходом блока питания, третий и четвертый выходы которого соединены соответственно с вторыми выводами первого и второго резисторов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке 9 2769899/24, кл. G 06 F 15/46, 1979.

2. Сигнатурный анализатор.-"Элек. троника", 1977, Ð 5, с. 23-33 (прототип).

1003099