Устройство для диагностики логических блоков

 

УСТРОЙСТВО ДЛЯ flHArHOCTHKH ЛОШЧЕСКИХ БЛОКОВ, содержащее генератор импульсов, выход которого соединен с входом блока регистрации, первый элемент задержки, выход которого соединен с входом второго элемента задержки и через коммута.тор с входом блока регистрации, два блока элементов И, первый многоразрядный анализатор кодов, каждьш разряд которого , кроме первого, содержит две пары элементов запрета,, пару элементов ИЛИ и элемент И, причем входы соответствующих элементов -запрета и элементов ИЛИ каждого разряда соединены с выходами соответствующих элементов запрета второй пары предьщущего разряда, с выходами элемента И своего разряда и перекрестными связями с входами элементов ИЛИ своего разряда , выходы которых соединены с входами соответствующих элементов запрета второй пары своего разряда, выход элемента И соединен с входами элементов запрета второй пары своего разряда , выходы элементов запрета второй пары последнего разряда соединены с информационными входами коммутатора, первый разряд многоразрядного анализатора кодов содержит два элемента запрета и элемент И, выход.которого соединен через соответствующие элементы запрета своего разряда с соответствующими выходами этого разряда, входы элементов запрета первого разряда многоразрядного анализатора кодов объединены с входами элемента И своего разряда и соединены перекрестными связями с соответствующими входами многоразрядного анализатора кодов , входы элементов запрета первой пары каждого разряда соединены с соответствующими входами многоразрядного анализатора кодов, отличающееся тем, что, с целью повышения достоверности, в него вв.едены регистр сдвига, три дещифратора, тре (Л тий блок элементов И, второй многоразрядный анализатор кодов и элемент ИЛИ, причем выход генератора импульсов соединен с входом регистра сдвига, выходы которого соединены с входами дешифраторов и элемента ИЛИ, выход ка topo-ro соединен с входом первого элеPS мента задержки, выход второго элеменOlib та задержки соединен с управляющими входами блоков элементов И, выходы vl первого и третьего дешифраторов соотО ветст-венно. через первый и третий блооо ки элементов И соединены с соответствующими входами первого и второго элементов многоразрядных анализаторов кодов , входы и выходы второго блока элементов И соединены соответственно с входами устройства и соответствующими входами первого и второго многоразрядных анализаторов кодов, выходы второго дешифратора являются выходами устройства, выходы второго многоразрядного анализатора кодов соединены с информационными входами коммутатора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(51) 06 F 11 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 3629376/24-24, 3629383/24-24 (22) 29.07.83 (46) 30,06.85. Бюл. Р 24 (72) M Ä.Ñêóáèëèí, О.M.Ôàáðèêàíò, В.А.Ватащенко и Н.В.Каташевский (53) 681.3(088,8) (56) Авторское свидетельство СССР

У 1016786, кл. G 06 F 11/26, 1982.

Авторское свидетельство СССР

В 1110776, кл. Cj 06 F 7/О2, 1984.

-.(54)(57) УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ

ЛОРИЧЕСКИХ БЛОКОВ, содержащее генератор импульсов, выход которого соединен с входом блока регистрации, первый элемент задержки, выход которого соединен с входом второго элемента задержки и через коммутатор с входом блока регистрации, два блока элементов И, первый многоразрядный анализатор кодов, каждый разряд которого, кроме первого, содержит две пары элементов запрета,.пару элементов ИЛИ и элемент И, причем входы соответствующих элементов:=запрета и элементов ИЛИ каждого разряда соединены с выходами соответствующих элементов запрета второй пары предыдущего разряда, с выходами элемента И своего разряда и перекрестными связями— с входами элементов ИЛИ своего разряда, выходы которых соединены с входами соответствующих элементов запрета второй пары своего разряда, выход элемента И соединен с входами элементов запрета второй пары своего разряда, выходы элементов запрета второй пары последнего разряда соединены с информационными входами коммутатора, первый разряд многоразрядного анализатора кодов содержит два элемента

„„SU„„1164708 А запрета и элемент И, выход которого соединен через соответствующие элементы запрета своего разряда с соответствующими выходами этого разряда, входы элементов запрета первого раэряда многоразрядного анализатора кодов объединены с входами элемента И своего разряда и соединены перекрестными связями с соответствующими входами многоразрядного анализатора ко дов, входы элементов запрета. первой пары каждого разряда соединены с соответствующими входами многоразрядного анализатора кодов, о т л и ч аю щ е е с я тем, что, с целью повышения достоверности, в него введены регистр сдвига, три дешифратора, третий блок элементов И, второй многоразрядный анализатор кодов и элемент ИЛИ, причем выход генератора импульсов соединен с входом регистра сдвига, выходы которого соединены с входами дешифраторов и элемента ИЛИ, выход ко= торого соединен с входом первого элемента задержки, выход второго элемента задержки соединен с управляющими «фЬ входами блоков элементов И, выходы первого и третьего дешифраторов соответственно,через первый и третий блоки элементов И соединены с соответствующими входами первого и второго элементов многоразрядных анализаторов кодов, входы и выходы второго блока элементов И соединены соответственно с входами устройства и соответствующими входами первого и второго много- разрядных анализаторов кодов, выходы второго дешифратора являются выходами устройства, выходы второго многоразрядного анализатора кодов соединены с информационными входами коммутатора. ствам контроля и диагностики логических блоков ЭВИ и автоматики, н может найти применение для нужд выходного контроля качества микросхем в процессе их производства.

Цель изобретения — повышение достоверности диагностической информации за счет параллельного ввода как верхней границы допустимых реакций диагностируемого объекта, так и его нижней границы по каждому тестовому сигналу.

На фиг.1 изображена блок-схема

I5 предлагаемого устройства для диагностики логических блоков; на фиг.2— то же, многоканального анализитора кодов.

1 Устройство содержит генератор 1 импульсов, блок 2 регистрации, соединенный управляющим входои с выходом генератора 1, регистр 3 сдвига, соединенный входом сдвига с выходом генератора 1, элемент ИЛИ 4, соединенный входами с разрядными выходами

25 регистра 3 сдвига, первый 5, второй

6 и третий 7 дешифраторы, соединенные входами с выходами регистра 3 сдвига, первый .элемент задержки 8, соединенный входом с выходом элемента ИЛИ 4, второй элемент задержки 9, соединенный входом с выходом

30 элемента задержки 8, коммутатор 10, 35 соединенный входом управления с выходом элемента задержки 8, а выходами — с информационными входами блока 2 регистрации, первый 11, второй

12 и третий 13 блоки элементов И, со-40 единенные управляющими входами с выходом элемента задержки 9, информационные входы блока 11 элементов И соединены с выходами дешифратора Э, выходы дешифратора 6 образуют выходные шины устройства, информационнные.выходы блока 12 элементов И образуют входные шины устройства, выходы дешифратора 7 соединены с информационными входами блока 13 элементов И, первый многоканальный анализатор 14 кодов соединен первой группой входов поразрядно с выходами .блока 11 элементов И, второй группой входов с выходами блока 12 элементов И, а выходами — с информационными входами коммутатора 10, второй многоразрядный анализатор 15 соединен одной

55! 11647

Изобретение относится к устройствам дискретной автоматики и вычислительной техники, в частности к устрой08 2 группой входов поразрядно с выходами блока 12 элементов И, другой группой входов — с выходами блока 13 элементов И, а выходами — с информационными входами коммутатора 10. Каждый из анализаторов 14 и 15 содержит в каждом разряде элемент И 16, в каждом младшем разряде пару первых элементов 17 и 18 запрета, информацион-. ные входы которых образуют входы соответствующих разрядсв анализатора, в каждом разряде пару вторых элементов 19 и 20 запрета, выходы которых образуют выходы разряда, и в каждом младшем разряде пару элементов 21 и

22 ИЛИ, причем в первом по старшинству разряде информациснные входы элементов запрета 19 и 20 перекрестно образуют входы разряда и соединены с входами элемента И, выход которого соединен с управляющими входами элементов 19 и 20 запрета своего разряда, а в остальных разрядах элементы

21 и 22 ИЛИ параллельно соединены с управляющими входами элементов 17 и

18 запрета и перекрестно — с выходами элементов 17 и 18 своего разряда, входы элемента И 16 соединены с входами элементов ИЛИ 21 и 22 соответственно, а выходы элементов ИЛИ 21 и

22 — с информационными входами элементов 19 и 20 запрета соответственно.

Устройство работает следующим образом.

В исходном состоянии устройства в регистре 3 единица записана в его первом, не соединенном с другими элементами, разряде, на всех выходах всех элементов низкие потенциалы; Каждый импульс с, выхода генератора 1 поступает на входы блока регистрации 2 и на вход сдвига регистра 3. При этом первым импульсом в блоке 2 фиксируется начало анализа, а в регистре 3 единица сдвигается в его второй разряд, в результате. чего дешифраторы 5 и 7 преобразуют входной код в код нижней и верхней границ допустимых реакций анализируемого, блока О, а дешифратор 6 вырабатывает код воздействия на блок. С задержкой во времени с = 8 + < передник фронтом импульса с выхода элемента задержки 9 открываются .блоки 11, 12 и 13 и коды нижней границы допуска, текущего значения и верхней границы допуска реакции диагностируемого блока 0 посту3 1164 лают одновременно в параллельном коде на выходы многоканальных анализаторов 14 и 15 кодов. По результатам сравнения кодов с выходов блоков 1 1 и

12, а также блоков 12 и 13, осущест- 5 вляемом элементами 16 . — 22 анализаФоо, ров 14 и 15 на входах. коммутатора

10 устанавливаются коды комбинаций и их значений соответственно:

1.0110 — контролируемый параметр 10 ниже поля допуска;

2.0010 — контролируемый параметр на нижней границе поля допуска;

3.1010 — контролируемый параметр, в поле допуска; 15

4.1000 — контролируемый параметр на верхней границе поля допуска;

5.1001 — контролируемый параметр выше поля допуска.

Задним фронтом с выхода элемента задержки 8 коммутатор. 10 по его управляющему входу открывается на короткоЕ время, что обеспечивает вывод кода результата контроля с выходов элементов запрета 19 и 20 ана- 25 лизаторов..14 и 15 в блок регистрации

708 4

2, а эадним фронтом с выхода элемента задержки 9 закрываются блоки 11, 12 и 13. Следующим импульсом с выхода генератора 1 готовится к фиксации следующего результата блок 2, в регистре 3 единица смещается в следующий разряд, контролируется следующий параметр и так до К, равное числу разрядов регистра 3, параметров.

При наличии информации о всех К параметрах объекта возможно сделать диагностическое заключение.

Для диагностирования аналоговых объектов входы диагностируемого объекта подключают через преобразователь ,цифра — аналог, а выходы « через преобразователь аналог — цифра.

Устройство для диагностики логических блоков исключает ввод запрещенных стимулирующих воздействий, повышает достоверность контроля и диагностики за счет..сравнения контролируемых параметров с двумя границами их допустимых значений, по.;вышает производительность контроль-! но-диагностических операций..

1164708

Составитель О.Фабрикант

Техред М,Пароцай Корректор В.Бутяга

Редактор В.Ковтун

Подписное

Филиал. ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 4187/45 Тираа 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, MocKBcL Ж-35, Раушская наб., д. 4/5

Устройство для диагностики логических блоков Устройство для диагностики логических блоков Устройство для диагностики логических блоков Устройство для диагностики логических блоков 

 

Похожие патенты:

Изобретение относится к вы числительной технике и предназначено для поиска неисправностей в аппаратурных , средствах цифровой вычислительной техники, в том числе для анализа выходных последовательностей при тестовом контроле многовыходньк цифровых узлов ЭВМ

Устройство для диагностики логических блоков

Наверх