Цифровое множительно-делительное устройство

 

ЦИФРОВОЕ МНОЖИТЕЛЬЙО-ДЁЛЙ- : ТЕЛЬНОЕ УСТРОЙСТВО ПО ает.Св 271115, о т л и j а ю ш е е с я тем, что с цельй повьшейия бустролействия уст- ; :ройстба, fe него введены Н дешифраторов пбддйанаэонов и блок И формирователей единичной частоты, причем КйждыЙ формирователь единичной частоты содержит триггер, первый и элеМей ы И и элемент ИЛИ, выход триггера соединен с первым входомпервого элемента И, выход которого со(эдиней с перйым входом элемента ЙЙИ Второй вход элемента ИЛИ соединен с выходом второго элемента И, первый вход которого соединен со счетным входом триггера, счетны вход триггера первого формирователя единичной частоты соединен с выходом генератора тактовой частоты, а счетный вход триггера каждого последующего формирователя единичной частоты соединен с выходом элемента ИЛИ предыдущего формирователя единичной частоты, выход элемента ИЛИ п -го формирователя соединен с входом первой платы двухпозиционНого переключателя и с информационным уходом делителя частоты , установочные входы триггеров и формирователей частоты объединены и соединена с установочным выходом ;делителя частоты, вторые входы первых элементов И tr формирователей единич- g ной соответственно соединены, с прял4лми выходами п деитфраторов поддиапазонов, а вторые входы вторых элементов И п Формирователей единичной частоты соответственно соединены с инверсными выходами п дешифраторов поддиапазонов, входы п дешифраторов. поддиапазонов объединены и соединены с первым информационным входом устройства .

СОЮЗ СОВЕТСКИХ

И ЛВЪЙ

РЕСПУБЛИК

3(5g Г 06 F 7/52

ОПИСАНИЕ ИЗОбРЕТ н ьвт юсМЕМм СаИДатвЛьетам

ГОСУДАРСТВЕННЫЙ КОМИТЕТ 0СОР

fl0 ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОФНРЬГПЙ (61) 271115 (21) .3350085/18-24 (22) 02.11.81 (46) 15.04.83. Бюл. М 14 (72) В.Д.Волков, A.í.Ôîéäà, Q.T,ßèðöрин и Ю..Т.Чигирйн (53) 681 325(088.8) (56):1. Авторское свидетельствд СССР 9 271115, кл. и 06 F 7/52, 1969 (прототип) (54) (57) ЦИФРОВОЕ ИНОЖИТЕЛЬЯО-ДЫЛИ- . "ТЕЛЬЙОЕ УСТРОЙСТВО по авт. Св» В 271115, о т л и ч а к. щ е е с я тем, что, с цель@ повышения бцстродействия уст:ройства, в него введены tl дещифрато. ров поддйапаэонов и блок Н формирователей единичйой частоты, причем каждый Формирователь единичной частоты содержит триггер, первый и второй элементы и и элемент ИЛИ выхсЩ .триг- гера соединен с первым входом первого элемента И, выход которого соединен с первым входом элемента ИАИ;второй вход элемента ИЛИ соединен с выходом второго элемента И, первый вход которого соединен со счетным,SU„„ A

В входом триггера, счетный вход триггера первого формирователя единичной частоты соединен с выходом генератора тактовой частоты, а счетный вход триггера каждого последующего формирователя единичной частоты соединен с выходом эЛемента ИЛИ предыдущего формирователя единичной частоты, выход элемента ИЛИ и -го формирователя соединен с входом первой платы двухпозиционного переключателя и с информационным входом делителя частоты, установочные входы триггеров h формирователей частоты объединены и соединенй с установочным выходом делителя частоты, вторые входы первых элементов И и формирователей единич- I ной частоты соответственно соединены. с прямыми выходами и дещифраторов поддиапазонов, а вторые входы вторых элементов И и формирователей единичной частоты соответственно соединены с инверсными выходами и дешифраторов д

Поддиапазонов, входы rl дешифраторов поддиапаэонов объединены и соединены с первым информационным входом устJ ройства.

1012246

Йэобретение относится к области вычислительной техники.

По основному авт.св. 8 271115 известно цифровое множительно-делительное устройство, содержаг<ее делитель частоты, суммирующий и вычитаюший счетчики, генератор тактовых импульсов, индикатор нуля, элементы И,триггер и двухпозиционный переключатель, причем выходы генератора тактовых импульсов и делителя частоты, соединен- 10 ного с управляющим входом, соединены через двухпозиционный переключатель с элементами И, соединенными по входам также с выходом триггера,.а по выходам — с последовательными входами соответственно суммирующего и вычитающего счетчиков, выход сум-. мирующего счетчика через выходной элемент И соединен с выходом устрой ства, параллельный вход вычитающего счетчика соединен с шинами входного кода (1 7.

Недостатком данного устройства является большое время преобразования при операциях с числами, код 25 которых меньше половины максимально возможного кода, обусловленное тем, что в данном устройстве преобразование кода входного числа в число-импульсный код происходит эа один итот же интервал времени, который зависит от максимально возможного кода входного числа.

Цель изобретения — повышение быстродействия устройства при выполнении операций умножения и деления.

Поставленная цель достигается тем, что в цифровое множительно-делительное устройство введены и дешифраторов поддиапазонов и и формирователей единичной частоты, причем каж- 40 лый формирователь единичной частоты содержит триггер, первый и второй элементы И и элемент ИЛИ, выход триг гера соединен с первым входом первого элемента И, выход которого соеди- 45 нен с первым входом элемента ИЛИ, второй вход элемента ИЛИ соЕдинен с выходом, второго элемента И, первый вход которого соединен со счетным входом триггера, счетный вход триг,гера первого формирователя единичной частоты соединен с выходом генератора тактовой частоты„ а счетный вход ,триггера каждого последующего Формирователя единичной частоты соединен с выходом элемента ИЛИ предыдущего формирователя единичной частоты, выход элемента ИЛИ и -го .Формирователя соединен с входом первой платы двухпозиционного переключателя и с инФормационным входом делителя частоты,60 установочные входы триггеров и формирователей частоты объединены и соединены с установочным выходом делителя частоты, вторые входы первых элементов И и формирователей единичной 65 частоты соответственно соединены с прямыми выходами h дешифраторов под диапазонов, а вторые входы вторых элементов И и формирователей единичной частоты соответственно соединены с инверсными выходами и дейифраторов поддиапазонов, входы и дешифраторов поддиапазонов Объединены и соединены с первым информационным входом устройства.

На фиг.1 представлена функциональная схема устройства; на фиг.2 — apeменные диаграммы работы устройства.

Цифровое делительно-множительное устройство состоит иэ делителя 1 частоты, генератора 2 тактовых импульсов, двухпозицнонного переключателя

3, суммирующего счетчика 4, вычитающего счетчика 5, индикатора 6 нуля, элементов И 7-9, триггера 10, дешифраторов 11-13 поддиапазонов, блока

14 формирователей единичной частоты, включающего однотипные формировате ли 15-17 единичной частоты, каждый из которых состоит из триггера 18, эЛементов И 19 и 20 и элемента ИЛЙ

21, причем выход делителя 1 частоты соединен с контактом 3-1-1 переключателя 3, выход генератора 2 тактовых импульсов соединен со счетным входом триггера 18 и с первым входом второго элемента И 20 первого формирователя 15 единичной частоты, выходы вторых элементов И 20 .Формирова телей 15, 16 и 17 единичной частоты соединены соответственно с первыми входами элементов ИЛИ 21, вторые входы которых соединены соответственно с выходами первых элементов И 19, первые входы первых элементов И 19 соединены соответственно с выходами триггеров 18, установочные входы которых объединены и соединены с установочным выходом делителя 1 частоты, вторые входы первого элемента И 19

Формирователей 15, 16 и 17 единичной частоты соединены соответственно с прямымй выходами дешифраторов 11, 12 и 13 поддиапазонов, а вторые входи второго элемента И 20 Формирователей

15, 16 и 17 единичной частоты соединены соответственно с инверсными выходами дешифраторов 11, 12 и 13 пьддиапазонов, выход элемента ИЛИ 21

Формирователя 15 единичной частоты соединен со счетным входом триггера

18 формирователя 16 единичной частоты, выход элемента ИЛИ 21 формирователя 16 единичной частоты соединен со счетным входом триггера 18 формирователя 17 единичной частоты, а выход элемента ИЛИ 21 формирователя

17.единичной частоты соединен с информационным входом делителя 1 частоты и с контактом 3-2-1 переключателя

3, входы дешифраторов 11, 12 и 13 поддиапазонов объединены и соединены с установочным входом делителя 1 час1012246 тоты и первым информационным входом. устройства 22, контакты 3-1-2 и 3-2-3 переключателя 3 объединены н соединены с первым входом элемента -И 7, контакты 3-1-3 и 3-2-2 переключателя 3 . объединены и соединены с первым вхо.дом элемента И 8, вторые входы элементов И 7 и 8 объединены и соединены с выходом триггера 10, вход установки в единицу которого соединен с установочным входом суичируюшего 10 счетчика 4 и с шиной 23 "Пуск" устройства, вход установки в ноль триггера 10 соединен с,выходом индикатора 6 нуля и с первым входом элемента И 9, второй вход которого соеди- 35 нен с выходом суммирующего счетчика

4, а выхОд элемента И 9 являЕтся выходом 24 устройства, вйход элемен.та И 8.соединен с ийформациоинМм входом суммирующего счетчика 4, выход элемента И 7 соедннен с информационным входом вычитающего счетчика 5, установочные входы которого сОединены со вторым информационным Входом устройства 25, а выход вычитающего счетчика 5 соединен с входом индйкатора 6 нуля.

Устройство работает .следующим образом. Ha выходе делителя 1 частоты фор мируются импульсы частота которых линейно связана с кодом р,, поступающим на первый информационный вход 22 устройства, причем передаточный коэффициент делителя 1 частоты равен единице, т.е. f =A.

Импульсы с частотой Я„ поступают на контакт 3-1-1 переключателя 3. На контакт 3-2-1 поступают -импульсы единичной частоты %2 =1 с блока 14 фор мирователей единичной частоты. 46 фа вход вычитающегь счетчика 5 со второго информационного входа поступает код Б. В исходном состоянии триггер 10 запирает элементы И 7 и 8 иа входах счетчиков 4.и 5. Перед иача- 45 лом вычисления командой "Пуск" по шине 23 устанавливают суммирующий счетчик 4 в нулевое положение и, переключая триггер 10, открывают элементы И

7и8а

Если переключатель 3 установлен в положение "умножение", счетчик 4 начинает суммировать входные импульсы частоты У1, поступающие с делителя

1 частоты. Счетчик 5 начинает вычитать из кода Б импульсы единичной частоты У . Через отрезок времени

Б Б т — Б

1 счетчик 5 устанавливается в нулезое . состояние, что вызывает срабатыванне индикатора Ю . При этом переключается триггер 10, запираются элементы И

7 и 8 и открывается элемент И 9. Код счетчика 4, равный М =с f =AB, .т.е.

1 произведению входных кодов A и Б, 65 через открытый элемент И 9 поступает на выход 24 устройства. На этом, процесс вычисления произведения заканчивается.

Если переключатель 3 установлен в положение "Деление"., то счетчик 4. суммирует импульсы единичной частоты f а счетчик 5 вычитает импульсы ч3сто ы %„, поступающие с делителя частоты 1. Через отрезок времени, Б Б м=

A счетчик 5 устанавливается в нулевое состояние. При этом срабатывает индикатор 6 нуля и открывает элемент И 9.

Код счетчика 4, достигающий к этому моменту значения

Б

2 2 A через элемент И 9 поступает на выход

24 устройства.

Значение числа A может находиться в одном из следующих.поддиапазоновг

1. 0 < A ° < 0,125 А, „: °, 2 0 123 Амакс4А ° « 0,25 Айоке

Амакс- А 4 0 5 "макс, 4.. 0,5 А„ аКс(А4 g АМаКс °

В зависимости от величины входного кода A срабатывают определенные дешифраторы 11, 12 и 13 поддиапазонов, которые определяют коэффициент деления блока 14 формирователей единичной частоты.

Если выполняется первое условие (О 4 A) < 0,125 А„д„с), то дешифрато„ры 11; 12 и 13 поддйапазонов не срабатывают. При этом с инверсных выходов дешифраторов 11, 12 и 13 поддиапазонов соответственно на вторые вхо1 ды элементов и 20 формирователей 15, 16 и 17 единичной частоты поступают разрешающие .потенциалы, а с прямых выходов дешифраторов 11, 12 и 13 поддиапазонов соответственно на входы элементов И 19 формирователей 15, 16 и 17 единичной частоты поступают запрещающие потенциалы. В этом случае . частота сигналов F, поступивших на, блок 14 формирователей единичной частоты с выхода генератора 1 так товых импульсов, не изменяется.

Если выполняется второе условие .(0,125 Амк 4А < 0,25А „ „ ), срабатывает дешифратор 13 поддиапазонов.

При этом с прямого выхода дешифратора 13 поддиапазонов на элемент И 19 формирователя 17 единичной частоты поступает разрешающий потенциал, а с инверсного выхода дешифратора 13 подциапазонов на элемент И 20 формирователя 17 запрещающий потенциал.

Сигналы на прямых и инверсных выходах дешифраторов 11 и 12 поддиапазонов такие же, как и при выполнении первого условия (О < A< < 0,125 А ).

В этом случае. частота выходного сйг1012246 нала блока 14 формцрователей единичной частоты равна 2

Уменьшение частоты сигнала генератора 1 тактовых импульсов в два раза обусповлено наличием в этой цепоч1 ке триггера со счетным входом, который уменьшает частоту в два.раза..

Если выполняется третье условие

t,0,25 д„,к 4.А «à <0 5 A кс), срабатывают дешифраторы 13 и 12 поддиапазонов. При этом с прямых выходов дешиф-10 раторов 12 и 13 поддиапазонов на элементы И 19 формирователей 16 н 17 поступает разреШающий потенциал, а с инверсных выходов дешифраторов 12 и

13 поддиапазонов на элементы И 20 15 формирователей 16 и 17 запрещающий потенциал. Сигналы на прямом и инверсном выходах дешифратора 11 поддиапазонов такие же, как и при выполнении первого и второго условий; В этом случае частота выходного сигнала блока 14 форуиронателей единичной частоты равна умены11ение частоты сигнала генератора 1 тактовых импульсов в четыре раза обусловлено наличием в этой цепочке двух триггеров со счетиым входом, каждый из которых уменьшает час- тоту в два Раза. — "д-8F

Если, выполняется четвертое условие (0 5 А „ < A < A, ц, ), срабатывают дешифраторы 11, 12 и 13 поддиапазонов. При этом с инверсных выходов дешифраторов 11, 12 и 13 поддиапазонов соответственно на входы эЛементов И 20 формирователей 15, 16 и 17 поступают запрещающие потенциалы, а с прямых выходов дешифраторов 11> 12 и 13 поддиапазонов соответственно на входы Ьлементов И 19 формироватеЛей

15, 16 и 17 — разрешающие потенциалы.

В этом случае частота выходного сигнала блока 14 формирователей единичной частоты равна фумены ение частоты сигнала генератора 1 тактовых импульсов в восемь раз обусловлеио наличием в этой цепочке трех триг еров со счетиым входом, каждый из которых уменьшает частоту в два раза.Примеиение предлагаемого устрой-. ства позволяет значительно уменьшить время выполнения операций умножения и деления двух. чисел, когда число A (делитель или второй сомножитель) меньше 0,5 А „, а также уменьшает время выйолненйя одной из указанных операций в несколько раз в зависимос ти от величины числа A..1012246

Ос 46.$1254мzяz

Г

ЦЮ4макс «с 4< q2SA

0,5А мове < 4 моете

Составитель В.1 усев

Редактор Л.Веселовская Техред И.Гайду Корректор Г.Р етник

Заказ 2766/60, Тира {с 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, 1К-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Ужгород, ул.Проектная, 4