Цифровой функциональный преобразователь (его варианты)

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„SU„„101 4

3щ 6 06 F / 44 6 06 F 15 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧНРЬП ИЙ

0llHGAHHE ИЗОБРЕТЕНИЯ 1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1

3 Е

2. Цифровой функциональный преоб« разователь по и. 1, о т л и ч а е(21) 3311962/18-24 (22) 05.05.81 (46) 23.05.83. Бел. я" 19

{72) А.Л. Рейхенберг и С.Н. Фурс (53) 681 3(088.8) (56) 1. Авторское свидетельство СССР

И 598070, кл. G 06 F 7/38, 1978

2. Авторское свидетельство СССР

541167, кл. G 06 F 7/38, 1973 (прототип). (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ(ЕГО ВАРИАНТИ ) (57 ) I. Цифровой Функциональный преобразователь, содержащий сумматор-вычитатель, первый и второй суммато.ры, второй, третий и четвертый регистры, блок памяти, блок анализа, первый и второй коммутаторы и блок управления, причем первый выход блока управления соединен с управляющим входом блока памяти, второй; третий, четвер" тый и пятый выходы блока управления соединены с управляощими входами с ютВеТсТВВННо ep, sTopof o третьего и четвертого регистров, первые выходы разрядов первого, второго и третьего регистров соединены с первыми информационными входами первого, второго сумматоров и первым информационным входом сумматора"вычитателя выходы которых соединены с первыми информационными входами первого, второго и третьего регистров, вторые информационные входы nepsoro, второго и третьего регистров соединены с первым, вторым и третьим входами устройства, шестой и седьмой выходы блока управления соединены с первым и вторым управляющими входами блока анализа, первый и второй выходы которых соединены с пер" выми управляющими входами первого и второго коммутаторов, третий выход блока анализа соединен с управляецим входом сумматора-вычитателя,. выход первого коммутатора соединен с вторым входом первого сумматора, вход блока упраэления соединен с четвертым входом устройства,. первый выход которого соединен с вторым выходом разрядов третьего регистра, о т л и ч а ешийся тем, что, с целью расиирения функциональных возможностей за счет вычисления Логарифмической функ" ции и вычисления Функции квадратного корня, а также повьпаения быстродействия, устройство содержит пятый регистр, причем восьмой выход блока уп- © равления соединен с управляющим входом пятого регистра, информационный у вход которого соединен со вторым вы- %У ходом разрядов второго регистра, третий выход разрядов которого со--. единен .с первым информационным вхо- Щ дом блока анализа и вторым выходом устройства, третий выход которого соединен с вторым информационным входом блока анализа и вторым выходом разрядов первого регистра, третий выход разрядов которого соединен с информационным входом четвертого регистра, выход разрядов которого соединен с информационным входом первого коммутатора, выход разрядов пятого регистра соединен с информационным входом второго коммутатора, информационный выход ко- )р торого соединен с вторым информационным входом второго сумматора, а выход блока памяти соединен с вторым информационным входом сумматора-вычитателя, 1019 шийся тем, что блок управления содержит генератор тактов, счетчик импульсов, дешифратор, триггер,первый и второй элементы И, первый и второй элементы ИЛИ и элементы задержки, причем тактовый выход генератора тактов соединен с первым входом счетчика тактов и первыми входами первого и второго элементов И, выход счетчика тактов соединен с вхо дом дешифратора, первый выход кото. рого соединен с первым. управляющим входом генератора тактов,. второй управляющий вход которого соединен с выходом элемента задержки, вход которого соединен с входом блока управления и первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом дешифратора, третий выход которого соединен с первым входом триггера, инверсный выход которого соединен с вторым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ и с первым, вторым, третьим и четвертым выходами блока управления, пятый выход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, второй вход .которого соединен с прямым выходом триггера, инверсный выход которого соединен с шестым выходом блока управления, седьмой и восьмой выходы которого соединены с выходами сооТ ветственно первого и второго элементов ИЛИ, второй вход счетчика тактов соединен с первым выходом дешифрато" ра, выход первого элемента ИЛИ соединен с вторым входом триггера.

3. Цифровой Функциональный преобразователь, содержащий сумматор-вычитатель, сумматор, первый, второй и третий регистры. блок памяти, -блок анализа, первый и второй коммутаторы и блок управления, причем первый выход блока управления соединен с управляющим входом блока памяти, второй, третий, четвертый и пятый выходы блока управления соединены с управляющими входами соответственно первого, второго, третьего и, четвертого регистров, первые выходы разрядов первого, третьего и четвертого регистров со" единены с первым информационным входом блока анализа, первым информационным входом сумматора-вычитателя, первым информационным входом сумматора, первые информационные входы ,первого и. второго регистров соедине443 ны с первым и вторыми входами устройства, выход первого коммутатора соединен с вторым информационным входом сумматора, выход сумматора-вычитателя соединен с первым информационным входом третьего регистра, первый вход блока управления соединен с третьим входом устройства, второй вход которого соединен с первым выходом блока анализа, о т л и ч а юшийся тем,что,с целью расширения

Функциональных возможностей за счет вычисления логарифмической Функции и вычисления функции квадратного корня, а также повышения быстродействия за счет сокращения времени вычисления, устройство содержит третий коммутатор, причем первые управляющие входы первого и второго коммутаторов соединены соответственно с шестым и седьмым выходами блока управления, выход второго коммутатора соединен с информационным входом четвертого регистра, выход сумматора соединен с информационным входом третьего коммутатора,. первый и второй управляющий вход которого соединены с шестым и восьмым управляющими выходами блока управления, второй управляющий вход первого коммутатора соединен с восьмым управляющим выходом блока управления, девятый выход которого соединен с вторым управляющий вхоаом втооого коммчтатооа, neo" вый и .втооой информационные входы ко торого соединены с первыми выходами разрядов первого и второго регистров, вторые выходы разрядов которых соединены с первым и вторым выходами устройства,. первый и второй информационные входы первого .коммутатора соединены с первыми выходами разрядов опервого и второго регистров, вторые информационные входы которых соединены с первым и вторым информационными выходами третьего коммутатора, первый выход разрядов второго регистра соединен с вторым информационным входом блока анализа, второй выход которого соединеи с третьим входом блока управления, десятый выход которого соединен с управляющим входом сумматора"вычитателя, второй информационный вход которого соединен с информационным выходом блока памяти, информационный вход третьего регистра соединен с четвертым входом устройства, третий и четвертый выходы которого соединены с вторым выходом разрядов третьего регистра и

1019 одиннадцатым выходом блока управления.

4. Цифровой функциональный преобразователь по и. 3, о т л и ч а юшийся тем, что блок управления содержит генератор тактов, счетчик тактов, дешифратор, первый, второй, третий и четвертый; триггеры, с первого по десятый элементы И, первый и второй элементы ИЛИ и элемент задержки, причем тактовых выход генератора тактов соединен с первым входом сче гчика тактов и первыми входами первого и второго элементов И, выход счетчика тактов. соединен с входом дешифратора, первый выход которого со- единен с вторым входом счетчика тактов и с первым управляющим входом генератора тактов, второй управляющий вход которого соединен с выходом элемента задержки, второй выход дешифра.тора соединен с первым входом перво" го элемента ИЛИ, выход которого соединен с первым входом первого триг гера, прямой и инверсный выходы которого соединены с вторыми входами соответственно первого и второго элементов И, третий выход дешифратора со-. единен с вторым входом первого триггера и первыми входами третьего и четвертого элементов И, первые входы пятого, шестого, седьмого и восьмого элементов И соединены с первыми входами,первого, второго и третьего триггеров, вторые входы второго и треть"

443 его триггеров соединены с выходами третьего и четвертого элементов И, вторые входы третьего, четвертого, I пятого и шестого элементов И соединены с прямым выходом четвертого триг-гера, первый и второй входы которого соединены с выходами седьмого и вось" мого элементов И; прямые выходы второго и третьего триггеров соединены с первыми входами девятого и десятого элементов И, вторые входы которых соединены с выходом второго элемента И и с первым входом второго элемента ИЛИ, выход первого элемента И соединен со вторым входом второго элемента ИЛИ,. вторые входы седьмого, восьмого элементов И первого элемента ИЛИ соединены с первым. вторым и третьим входами блока управления, первый, второй и третий выходы которого соединены с выходами второго, девятого и десятого элементов И, четвертый и пятый выходы блока управления соединены с выходами второго элемента И. второго элемента ИЛИ, шестой, седьмой, восьмой и девятый выходы блока управления соединены с первым входом десятого, выходом пятого; первым вхо" дом девятого и выходы шестого элементов И, десятый и одиннадцатый выходы блока управления соединены с выходами четвертого триггера и дешиф" ратора, управляющий вход элемента задержки соединен с третьим входом бло-. ка управления.

Изобретение относится к цифровой.. вычислительной технике и может. быть использовано для аппарата вычисления одновременно квадратного корня и логарифма.

Известно устройство вычисления

Функции, содержащее три регистра, блок памяти, коммутатор, блок сравнения и элемент И. Это устройство предназначено для вычисления ряда элементарных функций в том числе и Функции логарифма (для диапазона аргумента Х ) 1) g.

Недостатком устройства является невозможность одновременно вычислить квадратный корень из аргумента.

Наиболее близким по технической сущности к изобретению является устройство для вычисления логарифмической Функции, содержащее три суммато5 ра-вычитателя, четыре регистра, блок, памяти, два коммутатора, блок анализа сходимости, блок определения цифры псевдочастного, блок сброса блок повторения итераций и блок управле10 ния (2 ).

Недостатком устройства являются его ограниченные Функциональные возможности, так как оно предназначено только для вычисления логарифмичес15 кой Функции. Кроме того, для обеспепятый выходы блока управления соединесумматоров и первым информационным вхо дом сумматора-вычитателя, выходы которых соединены с первыми информационными входами первого, втсфого и третьего регистров, вторые информационные входы первого, второго и третьего регистров соединены с первым, вторым и третьим входами устройства, шестой и седьмой выходы блока управления соединены с первым и вторым управляющими входами блока анализа, первый и второй выходы которых соединены с первыми управляющими входами первого и второго коммутаторов, третий выход блока анализа соединен с управляющим входом сумматора"вычитателя, выход первого коммутатора соединен с вторым входом первого сумматора, вход блока управления соединен с четвертым входом устройства, первый выход которого соединен с вторым выходом разрядов третьего регистра, содержит пятый регистр, причем восьмой выход блока управления соединен с управляющим входом пятого регистра, информационный вход которого соединен с вторым выходом разрядов второго регистра, третий выход разрядов которого соединен r первым информационным входом блока анализа и вторым выхо3 101 чения сходимости необходимо повторить по два раза все кратные четырем итерации, что увеличивает время вычис" ления до и +) — "(+4 итераций, где

e" разность аргумента.

Целью изобретения является расшире ние Функциональных возможностей устройства за счет одновременного вычисления логарифмической Функции и вычис ления функции квадратного корня, а также повышения быстродействия его работы.

Ъ

Согласно первому вар ианту поставленная цель достигается тем, что цифровой функциональный преобразователь, содержащий сумматор-вычйтатель, пер, вый и второй сумматоры, первый, вто" рой, третий и четвертый регистры, блок памяти, блок анализа, первый и второй коммутаторы Ю блок управления, причем первый выход блока управления соединен с управляющим входом блока памяти, второй, третий, четвертый и ны с управляющими входами соответственно первого, второго, третьего и четвертого регистров, первые выходы разрядов первого, второго и третьего регистров соединены с первыми информационными входами первого, второго

9443 4 дом устройства, третий выход которого соединен с вторым информационным входом блока анализа и вторым выходом разрядов первого регистра, третий вы ход разрядов которого соединен с информационным входом четвертого регистра, выход разрядов которого соединен с информационным входом первого коммутатора, выход разрядов пятого регист 0 pà соединен с информационным входом . второго коммутатора, информационный выход которого соединен с вторым информационным входом второго сумматора, а выход блока памяти соединен с вто. 5 рым информационным входом сумматоравычитателя.

Блок управления содержит генератор тактов, счетчик импульсов, дешифратор, триггер, первый и второй элементы И, первый и второй элементы ИЛИ.и элементы зааеожки, поичем тактовый выход генератора тактов соединен с первым входом счетчика тактов и первыми входами первого и второго элементов И, выход счетчика тактов соединен с входом дешифратора, первый выход которого соединен с первым управляющим входом генератора тактов, второй управляющий вход которого соединен с выходом элемента задержки, вход которого соеди"

ЗО нен с входом блока управления и первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом дешифратора, третий выход которого соединен с первым входом триг35 гера, инверсной выход которого со" единен с вторым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ и с первым, вторым, третьим.и четвер40 тым выходаии блока управления, пятый выход которого соединен с выходом

Второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, второй вход которого соеди4> нен с прямым выходом триггера, инверсный выход которого соединен с шестым выходом блока управления, седьмой и восьмой выходы которого соединены с выходами соответственно nepeoro u второго элементов ИЛИ, второй вход счетчика тактов соединен.с первым выходом дешифратора, выход первого элемента ИЛИ соединен- с вторым вхо» дом триггера;

Согласно второму варианту постав55 ленная цель достигается тем, что функциональный преобразователь, содержащий сумматор-вычитатель, суиматор, первый, второй и третий регистры, 5 10394 блок памяти, блок анализа, первый и второй коммутаторы и блок управления, причем первый выход блока управления соединен с управляющим входом блока памяти, второй, третий, четвер- s тый и flRTblH выходы блока управления соединены с управляющими входами соответственно первого, второго, третьего и четвертого регистров; первые выходы разрядов nepaoro, третьего и 1® четвертого регистров соединены с первым информационным входом блока анализа, первым информационным входом сумматора-вычитателя, первым информационным входом сумматора, первые И информационные входы первого и второго регистров соединены с первым и вторым входами устройства, выход первого коммутатора соединен с вторым информационным входом сумматора, вы- щ ход сумматора-вычитателя соединен с первым информационныи входом третьего регистра., первый вход блока управления соединен с третьим входом устройства, вторОй вход которого у соединен с первым выходом блока анализа, содержит третий коммутатор, причем первые управляющие входы первого и второго коммутаторов соединены соответственно с щестым и седьмым выходами блока управления, выход второго коммутатора соединен с информационным входом четвертого регистра, выход сумматора соединен с информационным входом трЕтьего коммутатора, первый и второй управляющий входы ко-З торого соединены с щестым и восьмым управляющими выходами блока управления, второй управляющий вход nepsolo коммутатора соединен с восьмым управлякицим выходом блока управления, де- ® вятый выход которого соединен с вторык управляющим входом второго коммутатора, первый и второй информаци-онные входы которого соединены с первыми выходами разрядов первого и 4 второго регистров, .вторые выходы разрядов которых соединены с первым и вторым выходами устройства, первый и второй информационные входы первого . коммутатора соединены с первыми выхо- р дами разрядов первого и второго регистров, вторые информационные входы которых соединены с первым и вторым информационными выходами третьего коммутатора, первый выход разрядов второго регистра соединен с вторым информационным входом блока анализа, второй выход которого соединен с третьим входом блока управления, десятый

43 6 выход которого соединен с управляющим входом сумматора-вычитателя, второй информационный вход которого соединен с информационным выходом блока памяти, информационный вход третьего регистра соединен с четвертым входом устройства, третий и четвертый выходы которого соединены с вторым выходом разрядов третьего регистра и одиннадцатым выходом блока управления;

Блок управленяя содержит генератор тактов, счетчик тактов, дешифратор, первый, второй, третий и четвертый триггеры, с первого по десятый элементы И, первый и второй элементы ИЛИ и элемент задержки,.причем тактовый выход генератора тактов соединен с

nepal входом счетчика тактов и первыми входами первого и второго элемен-. тов И, выход счетчика тактов соединен с входом деюифратора, первый вы" ход которого соединен с.вторым входом счетчика тактов и с первым управляю щим входом генератора тактов; второй управляющий вход которого соединен с выходом элемента задержки, второй выход денифратора соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом первого триггера, прямой и инверсный выходы которого соединены с вторыми входами соответственно первого и второго элементов И, третий выход дешиф" ратора соединен с вторым входом первого триггера и первыми входами третьего и четвертого элементов И, первые входы пятого, -щестого, седьмого и восьмого элементов И соединены с первыми входами первого, второго и третьего триггеров, вторые входы второго . и третьего триггеров соединены с вы" ходами третьего и четвертого элементов И, вторые входы третьего, четвертого, пятого и вестого элементов И ,соединены с.прямым выходом четвертого .триггера, первый и второй входы которого соединены с выходами седьмого и восьмого элементов И, прямые выходы второго и третьего триггеров соединены с первыми входами девятого и десятого элементов И, вторые входы которых соединены с выходом второго элемента И и с первым входом второго элемента ИЛИ внход первого элемента И соединен с вторым входом второго элемента ИЛИ, вторые входы седьмого, восьмого элементов И и первого элемента ИЛИ соеди-. нены с первым, вторым и третьим вхо" дами блока управления; первый, второй

7 10194 и третий выходы которого соединены с выходами второго, девятого и десятого элементов И, четвертый и пятый выходы блока управления соединены с выходами второго элемента И второго элемента ИЛИ, шестой, седьмой, восьмой и девятый выходы блока управления соединены с первым входом десятого, выходом пятого, первым входом девятого и выходом шестого элементов И, 11 десятый и одиннадцатый выходы блока управления соединены с выходами четвертого триггера и деачфратора, управляющий вход элемента задержки со-. единен с третьим входом блока управ- ф ления.

На фиг. l изображена структураня схема цифрового функционального преобразователя (ЦФП) (Первый вариант);на фиг.2то же, блок аналиаа; на фиг. 3 - то у же, блока управления; на Фиг. 4временная диаграмма импульсов, иллюстрирующая работу блока управления.

На Фиг. 5 изображена структурная схема ЦфП (II вариант ); на фиг. 6 -,и, то же, первого и второго коммутатора; на фиг. 7 - то же, третьего ком" мутатора; на.фиг. 8 - то же, блока управления; на Фиг. 9 " временная диаграмма импульсов, иллюстрирующая работу блока управления.

ЦФП (первый вариант ) (Фиг. 1) содержит первый и второй сумматоры 1 и 2, сумматор-вычитатель/3, первый второй, третий, четвертый и пятый регистры 4-8, блок памяти 9, блок анализа 10., первый и второй коммутаторы 11 и 12, первый, второй, третий и четвертый входы устройства 1417, первый - третий выходы устройства 18-20. Выходы первого - третьего регистрог >- 6 соединены соответственно с первыми входами сумматоров 1-2 и сумматора-вычитателя 3, выходы ко. торых соединены с входами этих регистров. Третий выход регистра 5 со- 43 единен с .первым входом блока анализа 10, на второй вход которого под соединен второй выход регистра 4, третий выход которого также соединен с входом четвертого регистра 7. ©

Второй выход регистра 5 соединен также с входом пятого регистра 8, Выход регистра 7 соединен через первый коммутатор ll с вторым входом сумматора 1, Выход регистра 8 соединен через второй коммутатор 12 с вторым входом сумматора 2. Выход блока памяти 9 соединен с вторым входом суммат ра-вычитателя 3. Первый43 8 четвертый выходы блока управления 13 соединены с входом блока памяти 9 и с управляющими входами регистров 4-6, пятый и восьмой выходы блока управления соединены с управляющими входами регистров 7 и 8, шестой и седьмой выходы - гоответственно с первым и вторым управляющими входами блока анализа 10. Первый выход блока анализа 10 соединен с входом первого ком" мутатора ll, второй выход - с входом второго коммутатора 12, третий выходс управляющим входом сумматора"вычитателя 3

Первый вход 14 ЦФП для аргумента Х соединен с входом регистра 4. Второй вход 15 для значения 1/ „ =0,4195248 соединен с входом регистра 5. Третий вход 16 для значения -2Рп %„

=-0,868632 соединен с входом регистра 6. Четвертый,вход 17 для стартово" го импульса (импульса пуска } соединен с входом блока управления 13. Первый выход 18 для логарифмической Функции является выходом регистра 6. Второй выход 19 и третий выход 20 ЦФП для значения квадратного корня из аргумента являются выходами регистров 4 и

5 ссютветственно.

Сумматоры 1 и 2 могут быть реализованы либо в виде одноразрядно" сумкирующей схемн, либо в виде параллельного сумматора. Сумматор-вычитатель 3 может бить выполнен также в виде параллельной схемы.

Регистры 4-8 являются обычными регистрами сдвига, причем для парал-. лельного принципа работы регистры 7 и 8 могут быть выполнены в виде матричного сдвигателя.

Блок памяти 9 может быть выполнен в аиде одностороннего запоминающего устройства для хранения коэффициентов вида

-(3+1))

Ь (1+2

Блок анализа 10 (Фиг. 2) содержит блок сравнения 21 двух цифровых кодов, триггер 22, элементы И 23-26. На первый и второй входы 27 и 28 подаются коды из регистров 5 и 4 соответственно, на третий вход 29 подается импульс конца итерации, на четвер- " тый вход 30 подается импульс бланка.

С первого выхода 31 снимается значение оператора ;, с второго выхода 32 - значение оператора с ; с третьего выхода 33 - значение оператора у.

Блок управления 13 (Фиг. 3) предназначен для Формирования серии так9 10194 товых импульсов для выполнения итерационного процесса и выйолнен для по следовательного принципа работы и содержит генератор тактов 34, счетчик тактов 35, дешифратор-шифратор 36, з триггер 37, первый и второй элементы И 38 и 39 первый и второй элементы ИЛИ 40 и 41 элемент задержки 42 и шину 43. На вход 3 блока управления 13 подается стартовый им- 1е пульс. С выходов 44-46 подается после. довательность тактовых импульсов для продвижения информации на выход регистров 4-6 и выборки значений из блока памяти 9, с выходов 48 и 51 по- и дается последовательность тактовых импульсов для сдвига значений в регистрах 7 и 8 и продвижения информации на их выходах, с выхода 50 выдается последовательность импульсов конца итерации, с выхода 49 выдается импульс бланка. С выхода 47 выдается последовательность импульсов на вход блока памяти 9; Работа блока управления 13 поясняется временными диа- уу граммами импульсов (Фиг. 4 ), где СИстартовый импульс, ТИ - тактовые импульсы, ИС -. импульс сдвига, ИП -импульс продвижения, ИНИ - импульс начала итерации, ИКИ - импульс конца итерации, ИКВ - импульс конца вычисления и ИБ - импульс бланка.

ЦФП (второй вариант ) (фиг. 5 ) содержит сумматор-вычитатель 52, сумма.тор 53, первый, второй, третий и четвертый регистры 54-57, блок памяти 58, первый — третий коммутаторы 59-61, блок анализа 62 и блок правления 63. Выход первого регистра 54 соединен с входами первого и второго коммутаторов 59 и 60 и блока анализа 62. Выход второго регистра 55 соединен с входами коммутаторов 59 и

60 и блока анализа 62. Выход коммутатора 59 соединен с. вторым входом сумматора 53, на первый вход которо- 4$ го подсоединен выход регистра 57, на вход которого подсоединен выход коммутатора 60. Выход сумматора 53 соединен с входом третьего коммутатора 61. Выход третьего регистра 56 со- ур единен с первым входом сумматора"вычитателя 52, выход которого соединен . с входом регистра 56. Выход блока памяти 58 соединен с вторым входом сумматора-вычитателя 52. Выходы коммутатора 61 соединены с входами регистров 54 и 55 соответственно. Выходы блока анализа 62 соединены с входами блока управления .63, выходы

43 10 которого соединены с управляющими,входами регистров 54 и 55, с управляющим входом регистра 56, входом блока памяти 58, с управляющим входом ре-. гистра 57, управляющими входами ком-. мутаторов 59 и 61, управляющими входами коммутатора 60 с управляющим входом сумматора-вычитателя 53.

Вход 64 ЦФП для аргумента X соединен с входом регистра 54. Вход 65 g_#_ для значения 1/1с соединен = входом регистра 55ь Вход 66 ЦФП для значения

-26п Кп соединен с входом регистра 56. Выход 67 для стартового импуль" са соединен с входом блока управления 63.

Выходы 68 и 69 ЦФП для квадратного корня из аргумента .являются выходами соответственно регистров 54 и 55. Выход 70 ЦФП для логарифмической функции является выходом регистра 56. Выход 71 ЦФП для импульса конца вычисления является выходом блока управления 63.

Сумматор 52 и сумматор-вычитатель 53 выполнены в.виде одноразрядной схемы либо в виде параллельной схе- . мы.

Регистры 54-56 являются обычными регистрами сдвига.

Блок сдвига 57 выполнен (например ) ëèáî в виде регистра сдвига для" последовательного принципа вычисле-. ния, либо в виде матричного сдвигателя. для параллельного принципа вычисления.

Коммутаторы 59 и 60 выполнены (фиг. 6 ) в виде .двух элементов И 72 и 73 или двух блоков элементов И 72 и 73, на входы которых подсоединены первый и второй входы 74 и 75 и .первый и второй управляющие входы 76 и 77, а выходы соединены с выходом 78.

Коммутатор 61 выполнен (фиг. 7) в виде двух элементов И 79 и 80 или двух блоков элементов И 79 и 80, на входы которых подсоединен вход 81 и первый и второй управляющие входы 82 и 83, а выходы являются выходами 84 и 85.

Блок анализа 62 представляет собой схему сравнения двух цифровых кодов. Блок анализа 62 имеет два выхода, первый для сигнала Х < У. и второй для сигнала X 1 ) Ó .

Блок управления 63 (фиг. 8 )содержит (для последовательного принципа работы при использовании последо" о 1+

12 П (1+2

3=0

ll

1019 вательных одноразрядных сумматоров ) генератор актовых импульсов 86, счетчик 87, дешифратор-шифратор 88, первый-четвертый триггеры 89-92, первыйдесятый элементы И 93-102, первый и второй элементы ИЛИ 103 и 104 и . элемент задержки 105, первый - третий вход 106-108, первый - одиннад- цатый выходы 109-119, Первый выход дешифратора-шифоатора 88 для импуль- 1 са начала итерации соединен с входом сброса триггера 89 и входами элементов И 95 и 96. Второй выход дешифратора-шифратора 85 для импульса конца итерации соединен с одним из входов элемента ИЛИ 103,. Третий выход дешифратор-шифратора 88 для импульса конца гычисления соединен с входом останова генератора 86, входом сброса счетчика 87 и вь|ходом 118. Первый 106 и второй 107 входы от блока анализа 62 соединены соответственно с входами элементов И 99 и 100. На третий вход 108 подается стартовый импульс от входа 67 ЦфП. Первый выход 109 и второй выход 110 для после3$ довательностей импульсов продвижения содержаний регистров 54 и 55 являются выходами элементов И 101 и 102.

Третий выход 111 для последователь.ностей импульсов продвижения содержа" нии.регистра 56 и блока памяти 58 является выходом элемента И 94, Четвертый выход 112 для сдвига,м продвижения содержания регистра 57 является выходом элемента ИЛИ 104. Пятый 103 зф и шестой 114 выходы для импульсов управления коммутаторами 59 и 61 являются. выходами триггеров 91 и 92. Седьмой 115 и восьмой 116 выходы для им-. пульсов. управления коммутатором 60 а являются выходами элементов И 97 и 98.

Девятый выход 117 для сигнала значения Э является выходом триггера 90.

Десятйй выход 118 для импульса конца вычисления является третьим выходом дешифратора-шифратора 88.

Работа блока управления 57 иллюстрируется временными диаграммами, приведенными на фиг. 9, где СИ - стартовый импульс; ТИ - тактовые импульсы; ИС - импульсы сдвига с выхода элемента И 93; ИИ - импульсы продвижения с выхода элемента И 94 (выход 111 );ИНИ - импульсы начала итерации с выхода дешифраторв-шифратора 85

ИКИ - импульсы конца итерации выхода дешифратора-шифратора 88; ИКВ - импульс конца в числения с выхода дешифратора-шифратора 88.

443 l2

Кооме того, 106 " сигналы на входе блока 10; 118 - сигнал значения у; на единичном выходе триггера 90;

1 3 - сигнал управления коммутаторами 59 и 61; 104 - сигнал управления коммутаторами 59 и 61; 115 - импульс управления коммутаторами 60; 116 - имимпульс управления коммутатором 60, 109 - импульсы продвижения содержания регистра 54; 110 - импульсы продвижения содержания регистра 55.

Вычисления укаэанных функций в двух вариантах выполнения предлагаемого ЦФП производятся путем решения систем разностных рекуррентных соотношений, в инерционном процессе

np x wv>

71 -, +j О пРИ Х <У>, где j =0;h-1 - порядковый номер итерации; р - число разрядов аргу.мента Х.

В первом варианте ЦФ11 соотношение

Х- реализуется в сумматоре 1 и регист-

) ,рах 4 и 7 (во втором варианте построения ЦФП в сумматоре 53, регистре 54. и регистре 57 ), соотношение т реализуется в сумматоре 2 и регистрах 5 и 8 (в сумматоре 52, регистре 55 и регистре 57, соотношение Z реализуется в.сумматоре-вычитателе 3, регистре 6 и блоке памяти 9 в сумматоре-вычитателе 52, регистре 56 и блоке. памяти 58 . В первом варианте

ЦФП значения о,) (первый выход ), с,. (второй выход ) и у-(третий выход) определяются в блоке анализа 10. Ьо втором варианте ЦФП соотношение между значениями Х и У. определяются в блоке анализа 62, а сигналы определяющие значения q,l, с и у. формируются в блоке управления 63.

13 . 10!Ч4

Вычисление указанных функций в первом варианте построения данного ЦФП производится следующим обраэом.

Первоначально по входу 14 в pq; гистр 4 заносится значение ар умента Х, а в регистры 5 и 6 соответственно заносятся значения 1Ю „ (вход -15) и -2Фп Кп (вход 16), причем два последних значения можно заносить структурно путем соответствующей коммута- 1Е ции установочной шины на разрядах регистров 5 и 6 (входы 15 и 16 ) и подачя на установочную шину, например, стартового импульса. Значения Хо и

Уц и соответственно X и У. пере- 1у писываются в регистры 7 и 8 йри помощи стартового импульса или импульсов конца итерации. Элементы И для пере» записи могут находиться либо в регист. рах 4 и 5, либо в регистрах 7 и 8.

Затем на вход 17 ЦФП передается стартовый импульс. В любой 1-ой итерации в блоке анализа 10 определяется соотношение между Х ) и У. и Формиру3 ются значения операторов q,, . и для текущей итерации. С внходов блока управления 13 выдается последовательность импульсов сдвига (число которых равно номеру итерации ), которые сдвигают содержания регистров 7 и 8. Затем с внхоаов блока уп- равления 13 выдается последовательность импульсов продвижения, при этом содержания регистров 4-8 и очередная константа из блока памяти 9 продвигаются на соответствующие входы сумматоров 1 и 2 и сумматора-вычитателя 3. Причем содержание регистров 7 и

8 передается на входи сумматоров 1 и 2 только при наличии разрешающего сигнала на другом входе коммутато ров 11 и 12, а разрешающий потенциал { сигнал ) выдается в каждой итерации только либо на коммутатор 11, либо на коммутатор 12 (второй сигнал является инверсией первого). Результаты суммирования с выходов сумматоров 1 и 2 или суммирования-вычитания с выхода сумматора-вычитателя 3 записываются младшими разрядами вперед.а освободившиеся при продвижении старшие разряды регистров 4-6 и продвигаются к их началу (в сторону младших разрядов ). В конце итерации в,регистрах 4-6 содержатся результаты j-ой итерации, а в регистрах 7 и

8 содержатся нулевые значения. В следующей ) +1 итерации описанный процесс повторяется.

43 14

После выполнения п итераций в регистрах 4 и 5 (выходы 20 и 19 ) содержится значение функции квадратного корня из аргумента Х, в регистре 6 (выход 18 ) содержится значение логарифмической Функции аргумента Х, на третьем выходе де" ифратора-шифратора 36 блока управления 13 появляется импульс конца вычисления, генератор 34 блока управления 13 прекращает работу и итерационный процесс вычисления заканчивается.

Вычисления указанных функций во втором варианте ЦФП производятся следующим образом.

Первоначально по входу 64 в ре-. гистр 54 заносится аргумент Х, à по входам 65 и 66 в регистры 55 и 56 заносятся значения 1 !В и -2Ф в М;

Э .В блоке анализа 6? моментально определяется отношение значений Х о и Уе (или в любой j -й итерации К1 и У ) и на его соответствующем выходе (Х. ) т и Х. (Y. 7 появляется сиг3 нал. Затем ro входу 67 подается стартовый импульс, по которому saпускается в блоке управления 63 генератор импульсов 86, и выдаются на коммутаторы 59-61 сигналы, которые определяют, например,при Х ъ У значение У иэ регистра 55 переписы" вается через коммутатор 61 в регистр 57 и через коммутатор 59 в сумматор 53. На сумматор-вычитатель 52 выхода блока управления 63 выдается значение оператора

= +1 по которому производится сложение. Э

При;Х (У значение Х) иэ регистра 54 переписывается через коммутатор 60 в регистр 57 и через коммутатор 59 в сумматор 53. На сумматор-вычитатель 52 с выхода блока управления 63 выдается значение операто., ра g = -1, по которому выполняется вычитание.

В любой j -й итерации значение регистра 57 сдвигается на j разрядов вправо от двоичной запятой путем подачи последовательности импульсов с выхода блока управления 63. После сдвига значения в регистре 57 1 для

Х > У ) с выходов блока управления 63 выдается последовательность

/ импульсов пролижения содержаний Y ° регистра 55 и регистра 57 (т.е. зна- чения Y- 2 >+"! ) на входы суммато"

J ра 53, в котором происходит их суммирование. Результаты суммирования через коммутатор 61 записываются млад43

16 равления 63. Результаты суммированиявычитания (в зависимости от значения у . ) записываются младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды регистра 56 и продвигаются к его началу (â сторону младших разрядов). S конце j -й итерации в регистре 56 находится значение 2 +> .

Затем (no импульсу конца итерации определяется отношение Хр1 и У .+ для следующей (1 +1)-й итерации и теде

После выполнения П итераций п3юцесс вычисления заканчивается в регистрах 54 и 55 (выходы 68 и 69.) находятся значения квадратного корня из аргу« мента Х, в регистре 56 (выход 70.) на- ходится значение логарифмической функции аргумента Х, а на выходе 69 ЦФП появляется импульс конца вычисления;

В таблице приведен один из примеров вычисления функций квадратного корня и логарифма иэ аргумента Х

0,6724!.

Э °

»»»a »

Ев (e+Z " )

»» »

» з+"

»»

0,6292872 1 1

0,405464

0;2233424

0,1377824

0,0606224

0,6724

$,786609

О

-1 О

0,75645

0,8037283

0,8113905

0,0307732

0,8162863

0,015504 . с

О, 0077808

-1 О

0,&175279 3 1

0,0038976

0,0019488

0,0009744

0,0004864

0,0002416

0,819"749

-1 О

-0,3973312

0,8191246. 1 3

-0,3963568

-.0,396843>

-0,3970848

-0,3969035

-0,0001813

0,8199245

1 1

-"1 О

-1 О

0,819875

0,8200751

Точно

0,82

0,82

0,0000751

"0,0000755

Ошибка

15 103 94 шими разрядами вперед в оовобождаю" щиеся при сдвиге старшие разряды регистра 55 и продвигаются к его началу (я сторону младших разрядов ). B конце j-й итерации в регистре 55 на- s

° ходится новое значение Ч + ., а в регистре 54. сохраняется предыдущее значение, т.е. Х т X >

При отношении X < У результаты

1+.1 суммирования значений Х ° и У 2 (+") 3В э 3 с выхода сумматора 53 через коммутатор 61 записываются младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды регистра 54 и продвигаются к его началу (8 сторону 1з младших разрядов )..В этом случае в регистре 54 находится новое значение .Х-+1, а в регистре 55 сохраняется предыдущее значение У-+1= У . В сум", маторе-вычитателе 52 производится ал- в гебраическое сложение содержаний 71 в регистре 56 с очередной константои иэ блока памяти 58, которые продвигаются на сумматор 52 при помощи импульсов продвижения с выхода .блока уп

-0,463368

-0,2400256

-0,357808

-0,4184304

-0,3876592

-0,4031632

-0,3953824

-0,39928

"3 лять двоичный, натуральный, десятич-, ный и т.д.. логарифмы. При этом изменяется также основание логарифма вводимого в качестве начального значения в регистр для реализации соотновения 2 .

По сравнейию с одновременным использованием для вычисления -указанных функций двух отдельных известных устройства мли микропроцессоров, Данный

ЦФП обладает меньюими аппаратурными затратами.

Второй вариант ЦФР по сравнению с его первым вариантом обеспечивает сокращение аппаратурных затрат { поскольку он проще на один сумматор и регистр сдвига )..

Первый вариант ЦФП по сравнению с его вторым вариантом в случае экст" ремальных условий эксплуатации f npu космических, радиационных и микроволновых излучениях )обладает большей надежностью, поскольку содержит меньшее количество элементов И. Поэтому его использование целесообразно для бортовой аппаратуры.

Благодаря больюому быстродействию. широким функциональным возможностям (вычисление казанных Ьчнкций актуально в области управления и регчли- . рования, например при управлении роботов и манипуляторов, при автомати-. ческом управлении работой двигателей и оптимальным расходом аоплива и т.д. ), небольшим аппаратурным затратам и, следовательно, низкой стоимости использовуние предлагаемого

ЦФП в качестве специализированного процессора позволит повысить производительность вычислений при боль-. шой частоте обращения к определению указанных. функций или при работе в реальном масатабе времени для большинства технических и производственных процессов в устройствах и системах автоматики, телемеханики, телеуправления, телеиэмерения, регулирования и управления.

17 1019"

Иоделирование проводится для интервала изменения аргумента 0,5 < Х 1, поскольку логарифм нуля не существует, а весь диапазон вычисляемых чисел в специализированных системах можно представить в этом интервале, произьодя операцию нормализации, т.е.:первый значащий разряд всегда значащий.

Погрешность вычисления указанных функций определяется длиной разряд- .>4 ной сетки ЦФП и при использовании в регистрах и сумматорах дополнительных защитных разрядов m Poy

Т,ч„= n(n+ и + (n+ Л ))

По бйстродействию оба варианта ЦФП одинаковы, так как благодаря особенности алгоритма вычисления в каждой ите-

:рации для Х и У выполняется только одно слояение, а второе пропускается.

Эффективность изобретения заключается в расаирении.функциональных возможностей (за то же самое время и да- же за меньщее время и при тех we an-

3$ паратурных затратах одновременно вычисляются две функции: квадратный корень и логарифм ) и повыаении быстро» действия устройства за счет обеспечения сходимости итерационного щю. цесса.(т.е обеспечение заданной точности вычисления для всего диапазона изменения аргумента ) за и итераций, а не 2п итераций, как в других известных итерационных устройствах.

В зависимости от констант, записанных в блоке памяти, можно вычис10I9443

1039443

1039443

f6 N

Фиг.6 019И3

Фиа7

1019443

Составитель В. Венцель

Редактор Р. Цицика техре8Л П каРь Корректор В. Гирняк

Заказ 3705/ 3 Тираж 70 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1130?ъ Москва Ж-35 Раевская наб. 6. 4/ (Э °

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4