Устройство для вычисления полиномов с фиксированными коэффициентами

 

SU„„.1 019456 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИН au G 06 Г 15/3l

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Г

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3381562/18-24 (22) 18. 01 ° 82 (46) 23.05.83. Бюл. и 19 (72) А.Н.Ковалев, Я.Е.Ромм, И.Ф.Сурженко и Е.И. Чернов (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 681..3(088.8) (56) l. Авторское свидетельстве СССР

tt 575648, кл. а 06 F 7/38, 1975.

2. Авторское .свидетельство СССР

У" 556446, кл. G 06 F 15/32, 1975

3. Авторское свидетельство СССР

М 813443, кл. G 06 F 7/38, 1979 (прототип) . (54) (57) 1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ПОЛИНОИОВ С ФИКСИРОВАННЬНИ КОЭФФИЦИ"

ЕНТАИИ, содержащее восемь блоков регистров, четыре блока умножителей и четыре сумматора, причем выход первого блока регистра является вы" ходом устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения скорости вычисления алгебраических полиномов с фиксированными коэффициентами, в него введены первый, второй и третий элементы И и блок управления, причем выход первого блока регистра подключен к первому входу множимого блока первого умножителя, второй вход множимого которого связан с выходом

nepsoro сумматора, с первым входом множителя блока первого умножителя и с первым входом блока первого регистра, выход блока первого умножителя соединен с вторым входом блока первого регистра и с первым входом блока второго регистра, второй вход которого подключен к выходу первого элемента И, а выход подключен к пер-. вому входу первого сумматора, второй вход которого является первым информациенным входом устройства, выход блока третьего регистра соединен с вторым входом множителя блока первого умножителя и с первым входом множимого блока второго умножителя, выход которого связан с первыми входами блоков третьего и четвертого регистров, второй вход блока четвертого регистра подключен к выходу второго элемента И, а выход соединен с первым входом второго сумматора, второй вход которого является вторым информационным входом устройства, а выход подключен к входу множителя,.второму входу множимого блока второ-го умножителя и к второму входу блока третьего регистра, первый вход блока пятого регистра связан с выходом блока третьего умножителя и с первым входом блока шестого регистра, второй вход которого подключен к выходу третьего элемента И, а выход соединен с первым входом третьего сумматора, второй вход которого является третьим информационным входом устройства, а выход подключен к первому входу множимого, к входу множителя блока(третьего умножителя и к второму входу блока пятого регистра, выход которого соединен с вторым входом множимого блока третьего умножителя и с первым входом множителя блока четвертого умножителя, выход которого подключен к первому входу блока седьмого регистра, выход которого соединен с третьим входом множителя блока первого умножителя и с первым входом

1019 156 умножителя.

2 множимого блока четвертого умножителя, а второй вход связан с вто.Рыми входами множителя и множимого блока четвертого умножителя и с выходом четвертого сумматора, первый вход которого соединен с выходом блока восьмого регистра, первый вход которого связан с выходом блока четвертого умножителя,,второй вход четвертого сумматора является четвертым информационным входом устройства, второй вход блока восьмого регистра связан с первыми входами первого,второго, третьего элементов И и с пятым информационным входом устройства, выходы блока управления с первого по восьмой подключены к управляющим входам блоков. первого, второго, третьего, четвертого, пятого шестого, седьмого и восьмого регистров соответственно, выходы блока управления с девятого по двадцатый подключены к первым, вторым и третьим управляющим входам блоков первого, второго, третьего и четвертого умножителей соответственно, выходы блока управления с двадцать первого по двадцать третий, подключены к вторым входам первого, второго и третьего элементов И, двадцать четвертый выход блока управления является выходом признака окончания операции устройства, первый и второй входы синхронизации блока управления являются первым и вторым входами синхронизации устройства, .первый информационный вход блока управления является первым входам устройства, каждый блок регистра содержит мультиплексор и регистр, причем первый и второй входы блока регистра являются первым и

Изобретение относится к вычислительной технике и предназначено для вычисления алгебраических полиномов с высокой скоростью.

Известно устройство для вычисления значения полиномов m-й степени, содержащее три Регистра сдвига, три элемента И, счетчик переноса, сумматор и блок управления, причем вторым информационными входами мультиплексора, управляющий вход которого связан с управляющим входом блока регистра, а выход соединен с входом регистра, выход которого является выходом блока регистра, каждый блок умножителя содержит два мультиплексора и умножитель, причем первый и второй входы множимого блока умножителя соединены с соответствующими информациoHHblMH входами первого мультиплексора, первый, второй и третий входы множителей блока умножителя подключены к соответствующим информационным входам второго мультиплексора, первый и вто-. рой управляющие входы которого являются соответствующими управляющими входами блока умножителя, управляющий вход первого мультиплексора подключен к третьему управляющему входу блока умножителя, выходы первого и второго мультиплексоров соединены с входами множимого и множителя умножителя, выход которого является выходом блока

2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что блок управления содержит счетчик адреса, узел памяти, регистр микрокоманд, причем первые входы счетчика адреса и узла памяти являются первым и вторым входами синхронизации блока управления соответственно, информационный вход которого является вторым входом счетчика адреса, выход которого подключен к второму входу узла памяти„ выход которого связан с входом регистра микрокоманд, двадцать четыре выхода которого являются соответствующими выходами блока управления. выходы первого и второго регистров сдвига через первый элемент И и счетчик переноса подключены к первому входу сумматора, второй вход которого связан с выходом третьего регистра, а выход через второй элемент И соединен с входом первого регистра, выход которого через третий элемент И связан с его входом, к

101ЭМ6 4

55 управляющим входам трех регистровсдвига, счетчика переноса, сумматора, трех элементов И 1).

Однако это. устройство не может обеспечить необходимую скорость вычисления алгебраических полиномов.

Известно устройство для вычисления полиномов, содержащее сумматоры, регистр, реверсивный счетчик, схему сравнения, элемент задержки, группу пар элементов И, три пары элементов

И, причем сумматоры соединены последовательно через соответствующую пару элементов И группы, входы первого сумматора через пару элементов И группы соединены с выходом ре-. гистра, первый и второй выходы схемы сравнения соединены с первыми входами соответствующих элементов И всех трех пар, третий выход схемы сравнения соединен с вторыми входами элементов И первой пары, второго элемента И второй пары, первого элемента И третьей пары и входом элемента задержки, выходы элементов И первой пары соединены с входом схемы сравнения, второй вход которого соединен с вторыми входами первого элемента И второй пары и второго элемента И третьей пары, третий вход схемы сравнения соединен с входом устройства, выходы элементов И.второй пары соединены с входами соответствующих элементов И нечетных пар группы,а выходы элементов И третьей пары соединены с входами соответствующих элементов

И.четных пар группы t 2 1.

Однако такое устройство не может обеспечить необходимую скорость вычисления алгебраических полиномов;

Наиболее близким к изобретению является устройство для вычисления полиномов, содержащее блок первого регистра, вход которого соединен с выходом- первого сумматора, первый вход которого подключен к первому выходу блока первого умножителя, второй вход первого сумматора, подключен к выходу первого буферного запоминающего устройства, третий вход первого сумматора соединен с первым выходом второго сумматора, первый вход которого связан с первым выходом блока второго умножителя, второй вход подключен к выходу второго блока буферного запоминаю10

40 щего устройства. второй выход соединен с входом блока второго регистра, а третий вход связан с первым выходом третьего сумматора, первый вход которого подключен к первому выходу блока третьего умно1 жителя, второй вход - к выходу третьего блока буферного запоминающего устройства, второй выход связан с входом блока третьего регистра, а третий вход соединен с первым выходом блока четвертого регистра, вход которого подключен к выходу четвертого сумматора, первый вход которого связан с выходом блока четвертого умножителя, а второй вход с выходом четвертого блока буферного запоминающего устройства, второй выход блока второго умножителя подключен к входу блока пятого регистра, выход которого

1 соединен с первым входом множимого блока первого умножителя, первый вход множителя которого связан с выходом блока шестого регистра, первый вход которого подключен к выходу первого блока буферного запоминающего устройства, а второй вход соединен с первым выходом блока первого регистра, второй выход которого является первым выходом устройства, второй выход блока первого умножителя связан с входом блока седьмого регистра, первым входом множимого блока второго умножителя, первым входом множимого и первым входом множителя блока третьего умножителя, выход блока седьмого регистра подключен к второму входу множимого бло" ка второго умножителя, первый вход множителя которого соединен с выходом второго блока буферного запоминающего устройства, а второй вход подключен к выходу блока второго регистра,первый выход блока девятого регистра связан с вторым входом множителя блоков второго и первого умножителей, а также с вторым входом множимого блока первого умножителя, второй выход блока девятого регистра соединен с вторым входом множимого блока третьего умножителя-,первый вход блока десятого регистра подключен к выходу третьего блока буферного запоминающего устройства, второй вход связан с выходом блока третьего регистра, а выход соединен с вторым входом множителя блока третьего умножителя, f 019456 второй выход которого подключен к входу блока одиннадцатого регистра, выход которого связан с третьими. входами множимого блоков первого, второго и третьего умножителей, а также с входом множимого блока четвертого умножителя, вход.множителя которого соединен с выходом блока двенадцатого регистра, первый вход которого подключен к выходу четвертого блока буферного запоминающего устройства, а второй вход связан с вторым выходом блока четвертого регистра, первый выход блока управления записью подключен к первому. входу первого блока буферного запоминающего устройства, третий выхор - к первому входу третьего блока буферного запоминающего устройства; второй выход - к первому входу второго блока буферного запоминающего устройства;. четвертый выход - к первому входу буферного запоминающего устройства, первый вход устройства соединен с вторыми входами первого, второго, третьего и четвертого блоков буферного регистра, второй вход устройства является входом блока тринадцатого регистра, выход которого подключен к входам схемы определения количества циклов иблока.:., определения начального адреса, выход которого соединен с входом блока управления записью выход схемы определения количества циклов подключен к первому входу счетчика циклов, второй вход которого является треть" им входом устройства, а выход является вторым выходом устройства, в блоках регистров их первые и вторые входы являются первыми и вторыми информационными входами первых мультиплексоров, выходы которых соединены с входами регистров, выходы которых являются выходами блоков регистров, в блоках умножителей первые и вторые входы множимых соединены с соответствующими информационными входами вторых мультиплексоров, первые, вторые и третьи входы множителей подключены к соответствующим информационным входам третьих мультиплексоров, выходы вторых и третьих мультиплексоров соединены с входами множимого и множителя умножителей, выходы которых являются выходами бло ков умножителей fj ).

Недостатком известного устройства является его низкое быстродействие.

Целью изобретения является повышение скорости вычисления алгебраических полиномов с фиксированными коэффициентами, Поставленная цель достигается тем, что в устройство, содержащее восемь блоков регистров, четыре блока умножителей и четыре сумматора, причем выход первого блока регистра является первым выходом устройства, введещ ны первый, второй и третий элементы

И и блок управления, содержащий счетчик. адреса, запоминающее устройство и регистр микрокоманд, причем выход первого блока регистра подключен к первому входу множимого блока первого . умножителя, второй вход множимого которого связан с выходом первого сумматора, с первым входом множителя блока первого умножителя и с

20 первым входом блока первого регистра, выход блока первого умножителя соединен с вторым входом блока первого регистра и с первым входом блока второго регистра, второй вход которого подключен K выходу первого эле- в мента И, а выход подключен к первому входу первого сумматора, второй вход которого является первым информационным входом устройства, выход блока третьего регистра соединен с вторым входом множителя блока первого умножителя и с первым входом множимого блока второго умножителя, выход которого связан с первыми входами блоков третьего и четвертого регист. 35

Ров, второй вход блока четвертого регистра подключен к выходу второго элемента И, а выход соединен с первым входом второго сумматора, второй вход которого является вторым информационным входом устройства, а выход подключен к входу множителя, второму входу множимого блока второго умножителя и к второму входу блоха третьего регистра, первый

45 вход блока пятого регистра связан с выходом блока третьего умножителя и с первым входом блока шестого регистра, второй вход которого подключен к выходу третьего элемента

5О И, а выход соединен с первым входом третьего сумматора, второй вход которого является третьим информа-. ционным входом устройства, а выход подключен к первому входу множимого, 5 к входу множителя блока третьего умножителя и к второму входу блока пятого регистра, выход которого сое7 10194 динен с вторым входом множимого блока третьего умножителя и с первым входом множителя блока четвертого умножителя, выход которого подклюФ чен к первому входу блока седьмого регистра, выход которого соединен с третьим входом множителя блока первого уиножителя, и с первым входом множииого блока четвертого умножителя, а второй вход связан с вто- 10 рыми входами множителя и множимого блока четвертого умножителя и с выходом четвертого сумматора, первый вход которого соединен с выходои блока восьмого регистра, первый вход ко- 1 торого связан с выходом блока четвертого.умножителя., второй вход четвертого сумматора является четвертыи информационным входом устройства, второй вход блока восьмого регистра 2О связан с первыии входами первого, второго и третьего элементов И и с пятым информационным входом устройства, выходы блока управления с первого по восьмой подключены к управ" ляющим входам блоков первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого регистров соответственно, выходы блока управления с девятого пе двадцатый подключе-Зо ны к первым, вторыи и третьим управ.ляющим входаи блоков nepsîãî, второго, третьего и четвертого умножителей, выходы блока управления с двадцать первого по двадцать третий

35 подключены к вторым входаи первого, второго и третьего элементов И, двадцать четвертый выход блока управления является выходом признака окончания операции устройства, пер- 4р вый и второй входы синхронизации блока управления являются первым и вторым входами синхронизации уст-, ройства, первый информационный вход блока управления является первым вхо-4, дом устройства, каждый блок регистра . оодержит мультиплексор и регистр, причем первый и второй входы блока регистра являются первым и вторым информационными входами мультиплек- 50 сора, управляющий вход которого связан с управляющим входои блока ре" гистра, а выход соединен с входом регистра, выход которого является выходом блока регистра, каждый блок и уиножителя содержит два мультиплексора и умножитель, причем первый и второй входы множимого блока умножи56 теля соединены с соответствующими информационными входами первого мультиплексора, первый, второй и третий входы множителей блока уиножителя подключены к соответствующим информационным входам второго мультипленсора, первый и второй управляющие входы которого являются соответствующими управляющими входами блока умножителя, управляющий вход первого мультиплексора подключен к третьему управляющему входу блока умножителя, выходы первого и второго мультиплексоров соединены с входаии иножимого и множителя, выход которого является выходом блока умножителя.

Блок управления содержит счетчик адреса, узел памяти, регистр минрономанд, причем первые входы счетчика адреса и узла паияти являются первыи и вторыи входаии синхронизации блона управления соответственно, инфориа- ционный вход которого является вторыи входом счетчика адреса, выход которого подключен к второму входу узла памяти, выход которого связан с входом регистра иикрокоианд, двадцать четыре выхода которого являются соответствующиии выходами блока управления.

На фиг.1 приведена. структурная схема устройства для вычисления полиномов; на фиг ° 2 — схеиа блока регистра; на фиг.3 - схема блока уиножителя; на фиг.4 - схема блока у равления; на фиг.5 .- порядок поступления коэффициентов,полинома на информационные входы устройства в общем случае; на фиг.6 - то же, для случая, когда степень полиноиа в = 13.

Устройство содержит блок 1 первого регистра, первый выход 2, блок

3 первого умножителя, первый суима- . тор 4, блок 5 второго регистра, первый информационный вход 6, блок 7 третьего регистра, блок 8 второго умножителя, блон 9 четвертого ре" гистра, второй сумматор 10, второй инфориационный вход 11, блок

12 пятого регистра, блок 13 третьего умножителя, блок 14 шестого регистра, третий сумматор 15, третий информационный вход 16, блок 17 четвертого умножителя, блок 18 седьмого регистра, четвертый сумматор 19, блок 20 восьмого регистра, четвер56

20

9 10194 тый информационный вход 21, первый элемент И 22, второй элемент И 23, третий элемент И 24, пятый информационный вход 25, блок 26 управления, выход 27 признака окончания операции, первый вход 28 синхронизации устройства, второй вход 29 синхронизациИ устройства, первый вход 30 устройства, мультиплексоры 31, регистры 32, мультиплексоры 33, муль- 10 типлексоры 34, умножители 35, счетчик адреса 36, узел 37 памяти, запоминающее устройство, регистр 38 микрокоманд.

Выход блока первого регистра соединен с первым выходом 2 устройства и с первым входом множимого блока первого умножителя 3, вто:рой вход множимого которого связан с выходом первого сум", матора 4,,с первым входом множителя блока первого умножителя

3 и с первым входом блока первого регистра 1, выход блока первого мно- 25 жителя 3 соединен с вторым входом блока первого регистра 1 и с первым входом блока второго регистра 5, выход которого подключен к первому входу первого сумматора 4, второй зо вход которого является первым информационным входом устройства 6, выход блока третьего регистра 7 соединен с вторым входом множителя блока первого умножителя 3 и с первым входом множимого блока второго умножителя 8, выход которого связан с первыми входами блоков третьего 7 и четвертого

9 регистров, выход которого соединен с первым входом второго сумматора 40

10, второй вход которого является вторым информационным входом устройства 11, а выход подключен к входу множителя, второму входу множимого блока второго умножителя 8 и к второму входу блока третьего ре- . гистра 7, первый вход блока 12 пятого регистра связан с выходом блока 13 третьего умножителя и с первым входом блока 14 шестого регистра, выход которого сое50 динен с первым входом третьего сумматора 15, второй вход которого является, третьим информационным выходом 16 устройства, а выход подклю-чен к первому входу множимого, к вхо- 5 ду множителя блока 13 третьего умножителя и к второму входу блока 12 пятого регистра, выход которого соединен с вторым входом множимого блока

13 третьего умножителя и с первым входом множителя блока 17 четвертого умножителя, выход которого подключен к первому входу блока 18 седьмого регистра, выход которого соединен с третьим входом множителя блока 3 первого умножителя и с первым входом множимого блока 17 четвертого умножителя, а второй вход связан с вторыми входами множителя и множимого блока 17 четвертого умножителя и с выходом четвертого сумматора 19, первый вход которого соединен с выходом блока 20 восьмого регистра, первый вход которого связан с выходом блока 17 четвертого умножителя, второй вход .четвертого сумматора 19 является четвертым информационным входом 21 устройства; второй вход блока 20 восьмого регистра связан с первыми входами первого

22, второго 23 и третьего 24 элементов И и с пятым информационныи входом 25 устройства, первые восемь выходов блока 26 управления подклю-, чены к управляющим входам блоков первого 1, второго 5, третьего 7, Ю четвертого 9, пятого 12, шестого 14, седьмого 18 и восьмого 20 регистров, следующие двенадцать выходов подключены к первым,. вторым и третьим управляющим входам блоков первого 3, второго 8, третьего 13 и четвертого 17 умножителей соответственно, следующие три выхода подключены к вторым входам первого 22, второго

23 и третьего 24 элементов И, последний выход блока управления является выходом 27 признака окончания операции устройства, первый и второй входы синхронизации блока управления являются первым 28 и вторым 29 входами синхронизации устройства, первый вход блока управления является первым входом 30 устройства. В блоках регистров. первые и вторые входы являются первыми и вторыми информационными входами первых мультиплексоров 31, управляющие входы которых связаны с управляющими входами блоков регистров, а выходы соединены с входами регистров 32, выходы которых являются выходами блоков регистров, в блоках умножителей первые и вторые входы множимых соединены с информационными входами вторых мультиплексоров 33, первые, вторые и третьи входы множителеи подключены к соответствующим информационным входам третьих мультиплексоров 34, первые и вторые управляющие входы которых являются соответствующими управляющими входами блоков умножителей, управляющие входы вторых мультиплексоров 33 подключены к третьим управляю(<1им входам блоков умножителей, выходы вторых 33 и 10 третьих 34 мультиплексоров соединены с входами множимого и множителя умножителей 35, выходы которых являются выходами блоков умножителей; в блоке управления перВые входы счетчика ад- 15 реса 36 и запоминающего устройства

37 являются первым и вторым входом синхронизации блока 26 управления соответственно, информационный вход которого является вторым входом счет- р0 чика 36, выход которого подключен к второму входу запоминающего устройства 37, выход которого связан с входом регистра 38 микрокоманд, двадцать четыре выхода которого яв- у5 ляются соответствующими выходами блока 26 управления, вторые входы блоков второго регистра 5, четвертого регистра 9 и шестого регистра

14 связаны с выходами первого 22, второго: 23 и третьего 24 элементов И.

В устройстве вычисляются полиномы с фиксированными коэффициентами вида

< „<>)=u„()<+r)1(x+<>,) <>1))()<+Р>) + 35 где Ря (х) - значение вычисляемого полинома р

40 с1и ° т > ° .%ьР„,, "

Р CN)1l, q, иди - коэффициенты поли нома; х - независимая переменная;.

h - степень полинома, представленная целым положитель45 ным числом если в - четное, 11 2если И - нечетное.

Коэффициенты г, р .,q,| расчитываются предварительно, исходя из известных коэффициентов полинома Р)(х1 представленного в виде

Р„(1() =а,/+а„„Х"-"+ + С„1(+С о, где а,, а,,,,..., а, а . - известные

0 коэффициенты полинома.

Рассмотрим работу устройства на примере вычисления полинома со сте-1019456 12 пенью и = 13. На первый 6, второй 11, третий 16 и четвертый 21 информационные входы поступают коэффициенты полинома ся>>" >Р > 1.(„, РГи1 -1,1 -"1 1 в порядке, показанном на фиг.5. В случае, когда и Ф 4к, где к - целое положительное. число, недостающие в строке коэффициенты P. заменяются

1 нулями, а недостающие коэффициенты ,%1- единицами.. В рассматриваемом случае порядок поступления коэффициентов на информационные входы устройства показан на Фиг.б.

В первом цикле работы устройства в счетчик адреса 36 блока 26 управления через первый вход 30 заносится степень полинома И, которая является базовым адресом начала соответствующей микропрограммы, расположенной в узле 37 памяти. По первому входу

28 синхронизации из запоминающего устройства считывается слово микрокомандьР, которое записывается в регистр 38 микрокоманды. По второму входу 29 синхронизации производится модификация адреса запоминающего устройства в счетчике адреса 36. Первые восемь выходов блока 26 управления управляют коммутацией блоков регистров 1,5,7,9,12,14,18 и 20.

Следующие двенадцать выходов управляют коммутацией входов.множимого и множителя первого 3, второго 8, третьего 13 и четвертого 17 блоков умножителей, причем каждый блок умножителя имеет три управляющих входа, Следующие три выхода поступают на входы элементов И 22, И 23 и И

24, управляя прохождением переменной х от пятого информационного входа 25 устройства на входы второго 5, четвертого 9 и шестого 14 регистра. В рассматриваемом случае переменная записывается в блок четвертого регистра 9 через .элемент И 23, в блок шестого регистра .14 через элемент

И 24 и в блок восьмого регистра 20.

Затем на первый информационный вход 6 устройства поступает коэффициент P11 = О, на второй информационный вход 11 устройства коэффициент

<1",на третий информационный вход

16 коэффициент Р6, на четвертый информационный вход 21 коэффициент Р в соответствии с

: расположением коэффициентов полинома, показанным на фиг.б. Выходы блоков регистров второго 5, четвер25

Введение новых элементов и связей позволяет увеличить быстродействие устройства при вычислении полиномов с фиксированными коэффициентами.

Время вычисления полинома степени и на известном устройстве определяют

t4+

1 +

Ъ .l3 10194 того 9, шестого 14 и восьмого 20 подключены к входам первого 4, второго

10, третьего 15 и четвертого 19 сумматоров. При этом на выходах названных сумматоров образуются соответственно выражения о, х+г, х+Р „ x+Pg .

Содержимое второго сумматора 1й(так, как он содержит выражение х+т)записывается в блок третьего регистра 7.

Содержимое третьего 15 и четвертого

19 сумматоров поступает на входы множимых и множителей третьего 13 и четвертого 17 блоков умножителей соответственно, возводится в квадрат и записывается в блоки шестого

14 и восьмого 20 регистров, Затем

15 на первый 6, второй 11, третий 16 и четвертый 21 информационные входы устройства поступают коэффициенты с1В = аи с1Ь q cooTBGTcTBHH с порядком, показанным на фиг.4. На

20 выходах сумматоров 4, 10, 15 и. 19 образуется выражения 1, 0>,(1(+Р63+

+ с), (и+Р5) + Qg Результаты первого 4, третьего 15 и четвертого 19 сумматоров записывается в первый

1, пятый 12 и седьмой 18 блоки регистров. Результат второго сумматора 10 ап поступает на вход множитепя второго блока умножителя 8 и умнож ется на содержимое третьего регистра 7. Полученный результат а„(х+ ) записывается в третий регистр 7.

Во втором, третьем,..., (3-1)-"м циклах, где с, - количество циклов, устройство работает следующим образом, Через пятый информационный вход

25 устройства и через первый 22, второй 23 и третий 24 элементы И в блоки второго 5, четвертого 9, шестого

14 и восьмого 20 регистров записывается переменная х. На первый 6, второй 11, третий 16, четвертый 21 информационные входы устройства поступают козффициенты полинома Р., Р, 45

P,,P соответственно, которые на

1 первом 4, втором 10, третьем 15 и четвертом 19 сумматорах складываются с переменной х. Результаты сложения возводятся в квадрат на первом 3, 50 втором 8, третьем l3 и четвертом

17 блоках умножителей. Полученные результаты записываются в блоки второго 5, четвертого 9, шестого

14 и восьмого 20 регистров. Затем 55 на первый 6, второй 11, третий 16 и четвертый 2 1 информационные входы устройства поступают коэффициенты

56 14

q, q>, q<, q<,которые складываются на первом 4, втором l0 третьем 15, четвертом 19 сумматорах, на выходах которых образуются суммы (X+p4) + q4, (Х+РЪУ +%ь, (Х+Ря,) ФС4)(ъ+Р1) + ср1.

Полученные результаты умножаются на содержимое блоков nepeoro 1, третьего 7, пятого 12; седьмого 18 регистров в блоках первого 3, второго 8, третьего 13, четвертого 17 умножителей. Полученные результаты И+ р ) а4

1Ь+Р )+ „,) ПИ )а„, )(y i Р,) + с, ((Х р,)

+с >jj,1(х+р„) +с „Ц(мР ) +q, Дэаписываются в соответствующие. блоки первого 1, третьего 7, пятого 12, седьмого 18 регистров.

В заключительном. 1-м цикле содержимое блока третьего регистра 7 умножается на содержимое блока первого регистра 1 в блоке первого умножителя 3. Результат помещается в блок первого регистра 1. Одновременно содержимое блока пятого регистра 12 :умножается на содержимое блока седьмого регистра 18 в блоке четвертого умножителя 17. Результат заносится в блок седьмого регистра 18. Затем содержимое блока первого регистра l умножается на содержимое блока седьмого регистра 18 в блоке первого умножителя 3.

Результат умножения, который является результатом операции, записывается в блок первого регистра 1, иэ которого поступает на первый выход 2 устройства. Одновременно блок управления 26 формирует сигнал, который поступает с двадцать четвертого выхода блока управления 26 на выход 27 признака окончания операции устройства. После этого устройство готового к вычислению нового полинома. где t = 2t - время, необходимое

Ум для получения степенеи х + х х независимой переменной х;

Т =2). /8)(Ф „+Ь„ )+ Ь т

Таким образом, быстродействие предлагаемого устройства в 2,9 раз превышает быстродеиствие известного.

)5 101945б 3б ф (+ф ) % .. . нома степени и. на предлагаемом устГп+ 1

СА м „е . время,не" ройстве по сравнению с известным обходимое для вычисяенмя одно» ветен яо- тт е«)("е ) (Я«43 унт

jl Ч4 ° ! время,не«тес»нное дяя, !)(д Ч-2(lqglg получения суммы аетлищ а y + +, з анализа полученного выражения

И следует, что !

1ъ 4р

1 + 3 < . о (д y > если «; = целое р, 7 Т2= 2 т!цы+ оу 6с м и= 3К

° 8

1) наименьаее число,пре - Т ><=4 ì+21 Вски 8К-4 зим

Та ии об кии образом, Время вычисления 5 где К - целое, положительное число полииома на известном устройстве .. (К 1,2,3,...) . определяется выражением . Оценивают отноюение времени вычисления полиномов степени 8 на выпуска:,

Известно, что на базовом устройстд"мо врал se при .работе с фиксированной запятой операция типа R-R сложения

Ф. 5 6 . занимает где в р 2t - время работы -О65мкс

М сл первого цикла устройства {об- м разование выогда время счета полинома степеТ

: нм я 8 нв оввовом устройстве сос1 - йт1 т валяет с « в!в)(С. + с 1 - время рвоОтм устройства во >" { ел .„- ) =8 2фб =21д2мкс. в р ° ° °

t-l цикле;

„ время работы уст )35 Если считать, что умножители и родства в заключитель- суммаэоры предлагаемого устрой устроиства ном цикле; ;строятся аналогично известном

0иИЗ и в,если H)8 целое число; .время- счета полинома на предл стному, то равно иаименьв!ему цело" . устройстве равно предлагаемом му числу.,превыюающему М0, и/Ь,если afar- дробное;

Следовательно для вычисления полинома степени п на данном устройстве необходимо следующее вреия ,45 а(ОИ+ЯФд 7,змкс -ф сл+ ум Ум.

Определяют разность Т - т мень, т.е. у аенне времени вычисленйя поли1019456

1019456

Риг. 5!

019456

Р(Г

Составитель В. Березкин

Техред А.Бабинец Корректор М.Шароши

Редактор P.Öèöèêà

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 370б/44 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,, Ж-35, Раушская наб., д. 4/5