Резервированное запоминающее устройство

 

47 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) )()) G11 С 29/00

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,; - . /

И АВТОРСИОМУ СВИДЕТЕЛЬСТВУ (21) 3426821/ 18-24 (22) 16,04.82. (46) 23.08.83. Бюл. 31 (72) Е. Ф. Колесник (53) 681,327(088;8) (56) 1. Авторское свидетельство СССР

М 555443, кл. Gl1 С 29/00, 1.975.

2. Авторское свидетельство СССР

Ж 893014, кл. 611 С 29/00, 1978 (прототип) . (54) (57) РЕЗЕРВИРОВАННОЕ ЗАПОМИ

НАЮЩЕЕ УСТРОЙСТВО, содержащее регистр адреса, рабочие и резервный блоки памяти, коммутаторы, сумматор, блок контроля, генератор тактовых импульсов и элементы И, выходы KoTopblx являются . выходами устройства, причем выходы регистра адреса подключены соответственно к одним из входов блоков памяти и уиравляккпим входам первого и второго коммутаторов, ийформапионные входы которьпс соединены с выходами рабочих блоков .памяти, а выходы подключены .аооюетственно к входу блока контроля и первому входу сумматора, второй вход которого соединен с выходом резервного блока памяти, входы третьего коммутатора соединены соответствеино с выхИцами сумматора, блока контроля и первого ком. мутатора, а выходы подключены к одним из входов элементов И, о т л и ч а ю— щ е е с я.тем, что, с целью снижения потребляемой мощности устройством, в него введены элементы ИЛИ, ключи, элемент НЕ, одновибратор и управляемый элемент задержки, информационный вход ко. торого соецинен с выходом генератора тактовых импульсов, а выход — с другими входами элементов И, входы элемейта HE u одновибратора и первый вхоц первого элемента ИЛИ поцключен с одним из выходов-регистра agpeca, выход элемента НЕ соединен с первым входом второго элемента ИЛИ, выходы первого и второго эле- .Щ ментов ИЛИ соединены соответственно с одними из входов первого и второго ключей, выход одновибратора соединен с пер- вым входом третьего элемента ИЛИ, вторые входы элемента ИЛИ и один из вхо-)р дов третьего ключа соединены с выходом блока контроля, другие входы ключей сое динены с шиной питания, а выходы - с другими входами блоков памяти, выход третьего элемента ИЛИ соединен с управ ляющим входом управляемого -элемента зацержки.

1037347

Изобретение относится к вычислительной технике и к ожет быть использовано для хренения информации в системах повышенной надежности.

Известно резервированное запоминаю- s щее устройство $ 1 2)одно иэ которых содержит,пва рабочих и один резервный блок памяти (в который заносится -сумме о модулю два информации с одинаковыми мя адресами из рабочих блоков памяти), 1О коммутаторы и блоки контроля 1).

Недостатками этого устройства являются наличие большого колччества нерезервированного оборудования и не высокое . быстродействие. 15

Наиболее близким техническим решением к изобретенио является резервирован-: ное запоминающее устройство (ЗУ), которое содержит регистр eppeca„один из

paepsrдов которого служит для занесения 20 признака обращения к первому или второму оабочему блоку памяти, резервный блок памяти, в который занесена. сумма по модулю два информации с одинаковыми ад y ресами иэ рабочих блоков памяти, первый 25 и второй коммутаторы, блок контроля, сумматор, генератор тактовых импульсов, третий коммутатор и элементы И. Резер- вированное запоминающее устройство позволяет определить с помощью блока конт-$Q роля наличие ошибки в выходной информации и производить восстановление информации (в случае отказа) путем сложения по модулю два содержимого, выбираемого по этому же адресу из другого рабочего блока памяти и резервного 2 .

Недостатком известного устройства является значительная цотребляемея мощность, обусловленная тем, что рабочие и резервный блоки памяти находятся во вклю. ченном состоянии независимого от того, к какому рабочему блоху в данный момент производится обращение и имеются ли ошибки в выходной информации.

Цель изобретения — снижение мощности, ° 5 потребляемой устройством.

Поставленная цепь достигается тем, что в резервированное запоминающее уст ройство, содержащее регистр адреса, Рабочие и резервный б ок m, ком 5О мутаторы, сумматор, блок контроля, генератор тактовых импульсов и апемента И, выходы которых являются выходами устройства,причем выходы регистра адреса подклВчень1 соответственно к одним из входов бло- $5 кэв памяти и управдикипим входам первого и второго коммутаторов информационные входы которых соединены с выходами рабочих, блоков памяти, а выходы подключены соответственно к входу блока контроля и первому входу сумматора, второй. вход которого соединен с выходом резервного блока памяти, входы третьего коммутатора соединены соответственно с выходами сумматора, блока .контроля и первого коммутаторе, а выходы подключены к одним из входов элементов И, введены элементы ИЛИ, ключи, элемент НЕ, одновибратор и управляемый элемент задержки, информационный вход которого соединен с выходом генератора тактовых импульсов, а выход с другими входами элементов И, входы элементе HE и одновибретора и первый вход первого элемента HJIH подключены к одним из выходов регистра адреса, выход апемента HE соединен с . первым входом второго элемента ИЛИ, выходы первого и второго элементов

ИЛИ соединены соответственно с одними иэ входов первого и второго ключей, выход одновибраторе соединен с первым входом третьего элемента ИЛИ, вторые входы элементов ИЛИ и один из входов третьего ключа соединены с выходом блока контроля, другие входы ключей соединены с шиной питания е выходы — с другими входами блоков памяти, выход третьего элемента-ИЛИ соединен с управляющим входом управляемого элемента задержки, Не чертеже приведена структурная схема предлагаемого резервированного ЗУ.

Устройство содержит регистр 1 адреса, один из разрядов 2 которого служит для занесения признака обращения в первый

3 или второй 4 рабочие блоки памяти, резервный блок 5 памяти, в который занесена сумма по модулю два информации с одинаковыми адресами из блоков 3 и 4 памяти, первый 6 и второй 7 коммутаторы, причем выходы первого коммутатора 6 соединены с выходами блоке 8 контроля, а выходы второго коммутатора 7 соединены с входами сумматора 9. Устройство содержит также генератор LO тактовых импульсов, третий коммутатор 11, элементы И 12, первый 13 второй 14 и третий

15 ключи, подсоединяющие блоки 3-6 памяти к шине 16 питания, одновибратор 17„первый 18, второй 19 и третий 20 элементы ИЛИ, элемент HE 21 и упрыьляемый элемент 22 задержки.

Устройство работает следутощим образом.

Адрес ячейки, к которой необходимо .обратиться, записывается в регистр 1, в

3 103 7347 4 один из разрядов 2 которого заносятся рует аналогично описанному B момент признак обращения к первому 3 или -второ- смены информации в разряде 2 регистра 1 му 4 рабочему блоку памяти. Если обра- ацреса происходит отключение блока 4 щение производится к блоку 4 и управля- от шины 16 питания (поскольку через ющий сигнал на выходе разряда 2регистра5 элемент HE 21 на вход ключа 14 поступаацреса "логический «О, считанная с блока ет сигнал логической 1 ) и подключение

4 информация через первый коммутатор к шине 16 питания блока 3. В момент .6 поступает на входы блока 8 контроля смены информации в разряде 2 регистра и коммутатора 1.1. Блок 3 отключен от 1 адреса одновибратор 17, который формишины 16 питания с помощью ключа 13 >о рует как по переднему (логический 0 управляющим сигналом "логический 0" переходит в логическую 1 ), так и по с выхода разряда 2 регистра адреса че- заднему фронту сигнала (логическая «1» рез вход элемента ИЛИ 18, а резервный переходит в логический 0 ) управляющий блок 5 отключен от шины 16 питания с сигнал, который, поступая через элемент помощью ключа 15 сигналом "логичес }5 ИЛИ 20, на управляющий вход элемента кий 0 (с выхода блока 8), котоРый 22 задержки, вызывает задержку поступлеинтерпретируется как отсутствие ошибок ния тактовых импульсов от генератора в выходной информации, выбираемой из 10 на входы элементов И 12 на время, блока 4. На входы элемента ИЛИ.20 необходимое для окончания переходных поступают сигналы «логический "O c вы- 29 процессов в блоке памяти. Если в процесхода одновибратора 17 и выхода блока 8 се выборки информации блок 8 обнаружит следовательно, на управляющий вход ошибки, на его выходе появляется сигнал элемента 22 задержки также поступает логическая ".1;», который через элементы сигнап логический О, по которому ИЛИ 18 и Х9 и ключи 13-15.,подключает управляемый элемент 2-2 задержки не вно-р5 блоки 3-5 к шине 16 питания независит задержку на поступление тактовых симо от того; к какому рабочему блоку в импульсов от генератора 1O,,KoMMyraTop данный момент производилось обращение.

11 по сигналу "логический 0 с выхода Этот же сигнал логической "1 с выхода блока.8 поцключает к входам элементов блока 8 поступает на вход элемента ИЛИ

И 12 выходы коммутаторе 6, Если обра- go 20 и далее на управляющий вход элемента щение производится к блоку 3 (управляю- 2É задержки. Восстановление искаженной щий сигнал на выходэ разряда 2 регистра шрормации пооисходит как в известном адреса логическая 1 ), считанная из устройстве P2). блока 3 информация aoerynaer через Технихо экономическое преимущество коммутатор 6 на входы коммутатора изобретении заключается в снижении мощ35

11 и входы блока 8, который при от- ности, потребляемой устройством, примерсутствии ошибок в информации функпиони- но в 3 раза, ВНИИПИ Заказ 6020/55 Тираж 594 Поанисное

Филиал ППП "Патент, г. Ужгорол, ул. Проектная, 4