Логический элемент

 

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ . на полевых транзисторах с каналами оцного типа проводимости, соцержаншй перекшочаюший и нагрузочный транзисторы , которые включены послйдовательно между шиной питания и общей шиной, отличающийся тем, что, с целью повышения устойчивости работы, ; с одержит дополнительный транзистор, сток которого подключен к шине питания, а затвор соединен с его истоком и с затвором нагрузочного транзистора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3470022/18-21 (22) 13.07.82 (46) 23.10.83. Бюп. № 39 (72) В. И. Старосепьский, В. И. Суэтинов и В. А. Братов (71) Московский институт электронной техники (53) 621.374 (088.8) (56) 1,. Патент ФРГ ¹ В 2846687, кп. Н 03 Р 3/16, 1980.

2. Electronics Letters, 1982, 18, 11 7 (Сань 25б Bit Static RAH).,SU„„1050118 А (54) (57) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ на попевых транзисторах с каналами

: одного типа проводимости, содержащий переключающий и нагрузочный транзисто ры, которые включены последоваельно между шиной питания и общей шиной, о т п и ч а ю шийся тем, что, с цепью повышения устойчивости работы, ; содержит дополнительный транзистор, I сток которого подключен к шине питания, а затвор соединен с его истоком и с затвором нагрузочного транзистора.

l (l! )111 !!зобретегги- относится к 1икроэлектронике и мо кет быть использов(3шо в цифровых инт(гр 3116Hblx схемах, Известны логические элементы (г!Э) на полевых транзисторах с барьерным перехоцом, соцержашие переключаго(1 ий и нагрузочный транзисторы, вкпк>ченные послецовательно и попключенньге к источнику питания Г1 ), t0

Н ец остатком данны х элементов является неустойчивость работы при широком изменении параметров эггеме13тов схемы. 15

Наиболее близким по технической сушности к изобретению является логический элемент на полевых транзисторах с каналами оцного типа проводимости, ко; 3ры и соц ер кит п ереключ аюший и 20 нагрузочный транзисторьг, которые обьецинены послецовательно межцу шиной питания и общей шиной (2 / .

Недостатком данного логического элемента является возможность нару- д5 шения работоспособности при изменении технологических параметров, обусловленная тем, что переключающий и нагрузочный транзисторы имеют разные пороговые напряжения и их каналы формируются в разных технологических процессах.

Целью изобретения является повышение устойчивости работы, !

)Оставленная цепь цостигается тем, что в логическом элементе, на полевых транзисторах с KBHBIIBMH оцного типа проводимости содержащем переключающий и нагрузочный транзисторы, которые включены последовательно межцу шиной питания и общей шиной, ввецен 4О цопопнительнь и транзистор, сток которого подключен к шине питания, а затвор сое,динен с его истоком и с затвором нагрузочного транзистора.

На ()3иг.1 и 2 привелен61 приннипиаль- 45 ные электрические схемы логических эле- ментов(инвертор, повторитель).

Схема соцер жит Переключающий 1 и нагрузочный 2 транзисторы, включенные последовательно и подключенные к источ- gO нику 4 питания, а также дополнительный транзистор 3, сток которого поцключен к источнику питания, а к объединенным электроцам затвора и истока подключен затвор нагрузочного транзистора, причем. 5 переключающий и нагрузочный транзисторы имеют каналы оцного типа.

1.:- 2 ./! ги 1< (кий цемент /3(3бота T с l(дук3Лгнм обрГ1;3ОМ.

/!)313 Иэмг l«:НЧИ НаПРЯжЕНИЯ Ц „От !

7. I Эил1п напряж(ния (/ до напряжения О " вк B3(!

/ ш.гходная емкОсть поги !е(к(0

А

ЭЛ(;ЕПТа РГ3;3РЯЖИЕТГЯ ТОКОМ.

- 1п I) О вьгх - л н д

0 гце 3p — ток цололни1 ельного транзистора при 13апряже1111и между его затвором

1п и истоком Uyp О,от налряжения (/В „, цо напряжения (/(, !!ри этом напряжсние бфх

0 = /„ . При обратном изменении напзин ряж(.ния !./ „,„вьгходная емкость заряжается токох 3+ /

Н д и условия переписг.гва ются слецующим образом.

+ >3 (2!

Д п

1- сл11 3, ((3 < (обычно в 5-10 раз), 0 то вьгполнение условий (1 и (2) и соотношение токов не зависят от изменения технологических параметров, так как переключагоший и нагрузочный транзисто-, рьг, имеют Оцинаковьге пороговые напряжения, и их каналы формируются в одном технолог и легком процессе, т. е. корреляция токов велика, Это относится и к цругому логическому элементу, интегральной схемы повторителю, принципиа льная электрическаяя схема которого приведена на фиг. 2 за исключением того, о что ток Эд следует выбирать бпизким к затворному току переключающего транзистора.

В случае нормально открытых переключающего и нагрузочного транзисторов положительный эффект обусловлен тем, что введение дополнительного транзистора позволяет иметь в статическом режиме

Р Р (J(3 Ь результате чего повышается кор >епяция токов, Технико-зкономический эффект прецлагаемого изобретения проявляется в увеличении коэффициента выхода годных интегральных схем по сравнению с известным.

Преццагаемьге логические элементы в интегральной схеме могут быть использованы в различных электронных устройствах, например в схеме запоминак3шего устройства на Qa Ag.

1Î5O118

Составитель С. Пронин

Редактор С. Лыжова Техред M. Надь Корректор Л. Патай

Заказ 8462/57 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., n. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4

Логический элемент Логический элемент Логический элемент 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх