Элемент с тремя состояниями

 

ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЙМИ , содеришший двухтактный инвертор на комплиментарной паре МДП-транзисторов , вкл10 енный между шиной питания и обшей шиной, двунаправленный ключ, включенный между входами двухтактного инвертора и МДП-транзисторы р-тила и П-типа, Затворы которых объединены в подключены к информааи я - ному входу элемента, затвор МДП-тра зистора р-типа ключа соединён с пр$1мым. а затвор МДП-транзистора h -типа с инверсными управляющими входаьт элемента , отличающийся тем, что, с целью повышения надежности, исток МДП-транзистора } -типа соединен с его подложкой и с прямым, а исток МДП-транзистора р-тнпа соединен с его подложкой и с управляющим входом элемента соответственно, стоки этих транзисторов подклю 1ены к затворам МДП-транзист ч ов ри я - типа двухтактного инвертора. (Л

аю (в

СОЮЗ СОВЕТСНИХ

СОЦ ЩЛИСТИЧЕСНИХ

РЕСПУБЛИК

3др Н 03 К 19/094

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н АВТОРСКОМУ СВИДЕТЕЛЬС ГВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3479485/18-21 (22) 28.07. 82 (46) 30. 10.83, Бюл. № 40 (72) С. Н. Косоусов, В. А. Максимов и Я. Я. Петричкович. (53) 621. 375. 083 (088. 8) (56) 1.. Авторское свидетельство СССР

¹ 743200, кл. Н 03 К 19/08, 1978.

2. Авторское свидетельство СССР № 725235, кл. Н 03 К 19/08, 1978 (). (54)(57) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ, содержаший двухтактный инвертор на комплиментарной паре МДП-транзисторов, включенный между шиной питания и обшей шиной, двунаправленный ключ, включенный между входами двухтактного инвертора и МДП-транзисторы в-типа и 0 -типа, затворы которых обьединены и подключены к информационному входу элемента, затвор МДП- транзистора р-тина ключа соединен с прямым а затвор МДП-транзистора h -типа с инверсными управлаошими входами элемента, о т л и ч а ю ш и и с я тем, что, с целью повышения надежности, исток МДП-транзистора -типа соединен с его подложкой и с прямым, а исток

МДП-транзистора р-типа соединен с его подложкой и с инверсным управляюшим входом элемента соответственно, стоки . этих транзисторов подключены к затворам МДП-транзисторов р- и и- типа двухтактного инвертора.

1 1051

Изобретение относится к вычислительной технике и электронике и может быть использовано при создании интегральных и дискретных схем на дополняющих МДПтранзисторах в качестве выходного ключа- 5 усилителя для непосредственного объеди-. нения с выходными каскадами других схем при органиэации магистрального обмена. В частности, элемент может быть использсаан в устройствах вывода 10 информации статических ЗУ и БИС-микропроцессоров.

Известен элемент с тремя состояния. ми на дополняющих МДП-транзисторах, содержащий выходной двухтактный инвертор, включенный между шиной пицания и общей шиной и симметричную схему управления (1)

Недостатком данного элемента явля- . ется значительная потребляемая мощность в режиме третьего состояния.

Наиболее близким к предлагаемому m технической сущности является элемент с тремя состояниям»и на дополнжощйх

МДПтранэис Ворахе соцержа1ций Я5 тактный MHb9pTop на . KOM3Ii18MeH rapHofl паре МДПтранэисторов, включенный между шиной питания и общей шиной, .двунаправленный ключ, вкшоченный, между входами двухтактного инвертора, первый и второй МДП-транзисторы Р-типа, первый и второй МДП-транзисторы

1 -типа, причем истоки первого и второго транзисторов р à подключены к шине питания, а стоки - к затвору >-транзистора двухтактного инвертора, истоки первого и второго транзисторов и-типа подключены к общей шине, а стоки - к затвору Д -транзистора цвухтактного инвертора а р» пеРвого трап- 40 зистора р -типа и первого транзистора

И-типа соединены и подключены к инфор мационному входу элемента, затвор втойч рого транзистора >-типа соединен с затвором транзистора д-типа ключа и под45 ключен к прямому управляющему входу элемента, затвор второго транзистора

Yl-типа соединен с затвором транзистора Р-типа ключа и подключен к инверсному управляющему вхсау элемента, выХод двухтактного, инвертора является выходом элемента (2 .

Однако данный элемент характеризуеа ся наличием большого количества транзисторов, что приводит к снижению надежности.

Цель изобретения - повышение надежности.

721 2

Для достижения aocraaneaaoN цели в элементе с тремя состояниями, содержащем двухтактный инвертор на комплиментарной паре МДПгранэисторов, включенный между шиной питания и общей шиной, двунаправленный ключ, включенный между входами двухтактного инвертора и МДП-транзисторы р -типа и п-типа, затворы которых объединены и подключены к информационному входу элемента, затвор МДП-транзистора р -типа ключа соединен с прямым, а затвор МДП-транзистора п -типа с инверсными управляющими входами элемента, исток МДП транзистора П -типа соединен с его псщложкой и с прямым, а исток МДПтранзистора р-типа соединен с его подложкой и с инверсным управляющим вхо дом элемента соответственно, стоки этих.транзисторов подключены к эатво-» рам МДП-транзисторов р«и rf- типа двухтактного инвертора.

На чертеже представлена электричек.» кая принципиальная схема устройства, Устройство содержит двухтактный инвертор 1 на комплиментарной паре МДП.транзисторов 2 и 3 включен между шиной 4 питания и общей шиной 5, двунаправленный ключ 6, включен между входами двухтактного инвертюра 1, затворы МДП-транзисторов g -типа, 7 ир-типа 8 соединены и подключены к информационному входу 9 элемента, исток транзистора 1-типа 7.соединен с его подложкой и с прямым управляющим входом 10 элемента, à его сток - с затвором транзистора )-типа 2 двух тактного инвертора 1.

Исток транзистора р гипа 8 соединен с его подложкой, с инверсным управляющим входом ll элемента и с затвором транзистора д-тина 12 ключа 6, затвор транзистора р-типа 13 ключа 6 соединен с прямым управляющим входом 10 элемента, выход двухтактного инверто.ра 1 подключен к выходу 14 элемента.

Элемент с тремя состояниями работает следующим образом.

При подаче на прямой управляющий вхоц 10 уровня логического нуля, а на инверсный управляющий вход 11 уровня логической единицы, ключ 6 открыт, так как на затворы его транзисторов 12 и 13 поступают открывающие цотенциалы, если на информационном входе эле- мента 9 - уровень логического нуля, то открыт транзистор h-типа 8, через него потенциал логической единицы с инверсного, управляющего входа 11 попадает на

3 1061 затвор транэисторад -типа 3 двухтактно»го инвертора 1 и через ключ 6 на затвор транзисторар-типа 2 двумтактного инвертора 1, транзистор rl -типа 7 закрыт уровнем логического нуля на информа»ционном входе 9 и закрыт транзистор гипа 2 двухтактного инвертора 1, транзистор И а 3 .двухтактного инвертора 1 открыт и на выходе. 14 форми» рувтся потенциал логического нуля. Ес- щ ли на информационном входе 9 уровень логической единицы, то транзистор

)-типа 8 закрыт, а транзистор »типа 7 открыт и потенциал с прямого управляю. щего входа 10 через ключ 6 попадает на затворы транзисторов;и и ) a 3, 2 двумтактного инвертора 1, транзиещр р типа 3 закрыт, а транзистор )-типа 2 открыт и на . ыходв 14 формируется потенциал логической единицы. 20

При подаче на прямой управляющий вход 10 уровня логической единицы, а на инверсный ll - уровня логи721 4 ческого нуля ключ 6 закрыт, транзиотор д -типа 7 представляет собой диод, подключенный анодом к прямому управляло щему входу 10, s катодом к затвору транзистора р-типа 2 двухтактного ин»вертора 1, транзистор р -типа 8 пред-. ставляет собой диод, подключенный ка° тодом к инверсному входу 11, а анодом к затвору транзисторад-типа 3 двумтактного инвертора 1, независимо от состояния информационного входа 9 на затворе транзистора р -тица 2 уровень логической единицы, а на затворе транзистора 1 -типа 3 - уровень логического нуля, оба транзистора закрыты и элемент находится в третьем высокоомном состоянии

Технико-экономический эффект предка гаемого элемента с тремя состояниями заключается в повышении его надежноо» ти эа счет упрощения и уменьшении площади занимаемой элементом íà apsoталле в интегральном исполнении.

Составитель А. Янов

Редактор О, Садко Техред М.Костик Корректор А. Повх

Заказ 8674/57 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 .Филиал ППП Патент, r,.Óæãopîä, ул. Проектная, 4

Элемент с тремя состояниями Элемент с тремя состояниями Элемент с тремя состояниями 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх